DSP基礎(chǔ)與應用系統(tǒng)設(shè)計

第1部分　DSP技術(shù)基礎(chǔ)
　第1章　概　論
　1.1　信息時代與數(shù)字信號處理
　1.1.1　引　言
　1.1.2　數(shù)字信號處理的發(fā)展歷程及主要內(nèi)容
　1.1.3　數(shù)字信號處理的實現(xiàn)
　1.1.4　DSP適合于數(shù)字信號處理的特點
　1.1.5　DSP的應用
　1.2　典型DSP系統(tǒng)的集成方案及開發(fā)方法
　1.2.1　典型DSP系統(tǒng)的構(gòu)成
　1.2.2　DSP系統(tǒng)的特點
　1.3　DSP系統(tǒng)的設(shè)計及開發(fā)簡介
　1.3.1　總體方案設(shè)計
　1,3.2　軟件設(shè)計階段
　1.3.3　硬件設(shè)計階段
　1.3.4　系統(tǒng)集成
　1.4　本章小結(jié)
　第2章　DSP芯片
　2.1　引　言
　2.2　DSP芯片概述
　2.2.1　DSP芯片的特征
　2.2.2　DSP芯片的發(fā)展歷程
　2.2.3　DSP芯片的發(fā)展方向
　2.2.4　DSP芯片的分類
　2.2.5　DSP芯片的選擇
　2.3　TI公司的DSP芯片
　2.3.1　TI公司的DSP芯片的發(fā)展歷程
　2.3.2　TI公司定點DSP芯片
　2.3.3　TI公司浮點DSP芯片
　2.3.4　多處理器DSP芯片TMS320C8X
　2.4　其他公司的DSP產(chǎn)品
　2.5　本章小結(jié)
第2部分　DSP硬件開發(fā)
　第3章　DSP小系統(tǒng)的構(gòu)成
　3.1　引　言
　3.2　TMS320C3X介紹
　3.2.1　TMS320C3X的發(fā)展過程
　3.2.2　TMS320C3X的特點
　3.3　基于TMS320C3l的DSP小系統(tǒng)的構(gòu)成
　3.3.1　復位與監(jiān)控
　3.3.2　時鐘電路的選擇與設(shè)計
　3.3.3　等　待
　3.3.4　存儲器與DSP的接口
　3.3.5　DSP系統(tǒng)中斷電路的設(shè)計
　3.3.6　總線驅(qū)動與總線鎖存
　3.4　DSP基本系統(tǒng)的構(gòu)成
　3.4.1　DSP基本系統(tǒng)介紹
　3.4.2　原理圖
　3.4.3　地址分配表
　3.4.4　GALl,GAL2文件清單
　3.4.5　硬件調(diào)試的主要步驟
　3.5　本章小結(jié)
　第4章　DSF通信
　4.1　引　言
　4.2　DSP與DSP之間的通信
　4.2.1　引　言
　4.2.2　串口通信方式
　4.2.3　DMA通信方式
　4.2.4　用雙口RAM實現(xiàn)DSP之間的通信
　4.2.5　用FIFO實現(xiàn)DSP之間的通信
　4.2.6　用公共存儲器實現(xiàn)多機并行運行
　4.3　適合便攜儀表的通信方式
　4.3.1　引　言
　4.3.2　RS232系列串行通信總線技術(shù)及標準
　4.3.3　USB與IEEEl394
　4.3.4　并行接口
　4.4　緊湊型總線
　4.5　計算機總線
　4.5.1　引　言
　4.5.2　ISA總線
　4.5.3　PCI總線
　4.6　Internet,Intranet和Infranet
　4.6.1　引　言
　4.6.2　現(xiàn)場總線的特點
　4.6.3　幾種有影響力的現(xiàn)場總線
　4.6.4　CAN總線介紹
　4.7　本章小結(jié)
　第5章　DSP處理器的前向通道和后向通道以及人機接口設(shè)計
　5.1　引　言
　5.2　前向通道
　5.2.1　引　言
　5.2.2　DSP系統(tǒng)的A／D芯片的選擇與使用
　5.3　后向通道
　5.3.1　引　言
　5.3.2　并行接口D/A轉(zhuǎn)換芯片
　5.4　DSP系統(tǒng)前后向通道中的其它常用芯片
　5.4.1　引　言
　5.4.2　集成有源濾波器
　5.4.3　可編程放大器
　5.5　DSP系統(tǒng)前后向系統(tǒng)設(shè)計的幾個基本結(jié)論
　5.6　DSP系統(tǒng)的人機接口設(shè)計
　5.6.1　引　言
　5.6.2　單片機十DSP的人機接口方案
　5.6.3　8279可編程鍵盤／顯示控制器
　5.6.4　絕對時鐘MCl46818／DSl2887及其應用
　5.6.5　LCD接口
　5.7　本章小結(jié)
　第6章　可編程專用集成電路在DSF系統(tǒng)中的應用
　6.1　概　述
　6.1.1　ASIC與通用集成電路
　6.1.2　半定制ASIC
　6.2　可編程ASIC的基本結(jié)構(gòu)
　6.2.1　簡單可編程邏輯器件(EPLD)
　6.2.2　復雜可編程邏輯器件
　6.3　現(xiàn)場可編程邏輯門陣列(FPGA)
　6.3.1　FPGA的基本結(jié)構(gòu)
　6.3.2　FPGA的設(shè)計流程
　6.3.3　FPGA的開發(fā)系統(tǒng)
　6.4　VHDL語言概述
　6.5　MAX7000系列及其使用
　6.5.1　簡　介
　6.5.2　EPM7l　92E功能
　6.6　FlEXl0K系列及其配置
　6.6.1　FlEX　l0K系列簡介
　6.6.2　FLEXl0K器件的配置
　6.7　本章小結(jié)
　第7章　TMS320C6000系列DSP
　7.1　TMS320C6000數(shù)字信號處理平臺
　7.1.1　簡　介
　7.1.2　TMS320C62X／C67X的主要特征
　7.2　CPU數(shù)據(jù)通道及其控制
　7.2.1　簡　介
　7.2.2　通用寄存器文件
　7.2.3　功能單元
　7.2.4　寄存器文件交叉通道
　7.2.5　存儲器存取通道
　7.2.6　數(shù)據(jù)地址通道
　7.2.7　TMS320C62X／C67X控制寄存器文件
　7.2.8　TMS320C67X對控制寄存器文件的擴展
　7.3　TMS320C6000指令
　7.3.1　TMS320C62X／C67X定點指令集
　7.3.2　TMS320C67X浮點指令集
　7.4　TMS320C67X流水線
　7.4.1　簡　介
　7.4.2　流水線操作概述
　7.4.3　各類指令的流水線執(zhí)行
　7.4.3　功能單元競爭冒險
　7.4.5　性能考慮
　7.5　中　斷
　7.5.1　中斷概述
　7.5.2　全局使能或屏蔽中斷(控制狀態(tài)寄存器——CSR)
　7.5.3　單個中斷控制
　7.5.4　中斷檢測和處理
　7.5.5　性能考慮
　7.5.6　編程考慮
　7.6　存儲器
　7.6.1　存儲器空間
　7.6.2　內(nèi)部存儲器
　7.6.3　數(shù)據(jù)存儲器訪問
　7.6.4　片內(nèi)外圍總線
　7.6.5　擴展總線
　7.6.6　外部存儲器接口(EMIF)
　7.7　外圍器件
　7.7.1　直接存儲器訪問(DMA)控制器
　7.7.2　增強直接存儲器訪問(EDMA)
　7.7.3　主機端口接口(HPI)
　7.7.4　擴展總線(XB)
　7.7.5　外部存儲器接口(EMIF)
　7.7.6　引導配置邏輯
　7.7.7　多通道緩沖串口(McBSP)
　7.7.8　定時器
　7.7.9　中斷選擇器
　7.7.10　節(jié)能邏輯
　7.8　本章小結(jié)
　第8章　TMS320C6000與外部存儲器及PCI總線的接口
　8.1　TMS320C6000的FIFO外部存儲器接口
　8.1.1　概　述
　8.1.2　FIFO接口
　8.1.3　TI　FIFO選用指南
　8.1.4　EMIF概述
　8.1.5　讀數(shù)據(jù)接口舉例
　8.2　TMS320C6000EMIF與閃存接口
　8.2.1　’C6201／7C6202／7C670l　EMIF的ROM模式
　8.2.2　’C6211／’C6711EMIF×8／×16異步模式
　8.2.3　閃存接口
　8.3　TMS320C6000　EMIF與外部SDRAM／SGRAM接口
　8.3.1　SDRAM器件介紹
　8.3.2　’C6000EMIF與SDRAM／SGRAM的接口
　8.3.3　’C6000　EMIF接口對SDRAM／SGRAM的支持
　8.3.4　SDRAM命令
　8.4　TMS320C6000　EMIF與外部5B5RAM的接口
　8.4.1　4MB(256KB×18,l　28KB×32／36)SBSRAMMT58L25
　8.4.2　EMIF與SB5RAM的接口
　8.4.3　SBSRAM的操作
　8.5　TMS320C6000的PCI總線擴展
　8.5.1　概　述
　8.5.2　C6202擴展總線
　8.5.3　異步模式下的’C6202
　8.6　本章小結(jié)
　第9章　DSP應用系統(tǒng)的開發(fā)
　9.1　引　言
　9.2　TMS320C32的32路同步采集系統(tǒng)的開發(fā)
　9.2.1　簡　介
　9.2.2　系統(tǒng)介紹
　9.2.3　部分硬件設(shè)計原理
　9.3　TMS320C3116路的D／A板
　9.3.1　性能指標及系統(tǒng)構(gòu)成
　9.3.2　系統(tǒng)介紹
　9.3.3　典型電路原理
　9.4　TMS320C32的雙DSP開發(fā)系統(tǒng)的開發(fā)
　9.4.1　系統(tǒng)性能
　9.4.2　系統(tǒng)框圖
　9.4.3　系統(tǒng)介紹
　9.5　四片TMS320C6000構(gòu)成的四機系統(tǒng)
　9.5.1　系統(tǒng)硬件功能
　9.5.2　存儲空間分配
　9.5.3　系統(tǒng)初始化
　9.5.4　外部存儲器
　9.5.5　FIFO端口輸入／輸出擴展
　9.5.6　傳輸和接收FIFO端口數(shù)據(jù)
　9.5.7　監(jiān)視FIFO狀態(tài)
　9.5.8　FIFO端口復位
　9.5.9　控制FIFO端口可編程接近滿標志
　9.5.10　定時器輸入／輸出和FIFO端口
　9.5.11　設(shè)計與FIFO端口一起使用的外部硬件
　9.5.12　FIFO鏈路處理器間通信網(wǎng)絡(luò)
　9.5.13　發(fā)送和傳輸FIFO鏈路數(shù)據(jù)
　9.5.14　監(jiān)視FIFO狀態(tài)
　9.5.15　FIFO端口復位
　9.5.16　處理器間中斷
　9.5.17　處理器識別
　9.5.18　串　口
　9.5.19　定時器
　9.5.20　中　斷
　9.5.21　JTAG測試總線
　9.5.22　系統(tǒng)的PCI總線接口
　9.5.23　PCI總線輸入／輸出和存儲變換
　9.5.24　系統(tǒng)的引導
　9.6　本章小結(jié)
第3部分　DSP軟件開發(fā)
　第10章　DSP編程基礎(chǔ)
　10.1　引　言
　10.2　COFF——公共目標文件格式
　10.2.1　段的概念
　10.2.2　匯編器對段的處理
　10.2.3　鏈接器對段的處理
　lO.2.4　程序重定位
　10.2.5　COFF文件的符號
　10.3　DSP芯片的開發(fā)工具
　lO.3.1　引　言
　lO.3.2　代碼生成工具
　10.4　代碼調(diào)試器
　10.4.1　概　述
　10.4.2　初學者工具DSK
　lO.4.3　軟件模擬器
　10.4.4　評價模塊EVM
　10.4.5　軟件開發(fā)系統(tǒng)
　10.5　調(diào)試器(調(diào)試C3X程序)
　10.5.1　第一步：準備用于調(diào)試的程序
　10.5.2　第二步：定義存儲器空間分配
　10.5.3　第三步：裝載目標代碼
　10.5.4　第四步：運行程序
　10.5.5　第五步：檢查管理數(shù)據(jù)
　10.5.6　第六步：修改程序代碼
　lo.6　本章小結(jié)
　第11章　DSP匯編語言編程基礎(chǔ)
　11.1　引　言
　11.2　TMS320C3x的指令系統(tǒng)
　11.2.1　TMS320C3X的尋址
　11.2.2　TMS320C3X的指令系統(tǒng)
　11.3　TMS320C3X　DSP基本編程技巧
　11.3.1　定時器編程
　11.3.2　串行口
　11.3.3　DMA
　11.3.4　中斷的編程
　11.3.5　程序引導裝載功能
　11.4　匯編語言編程流程
　11.5　本章小結(jié)
　第12章　用高級語言開發(fā)DSP程序
　12.1　引　言
　12.2　TMS320　ANSI　C編譯器
　12.2.1　優(yōu)化ANSI　C編譯器
　12.2.2　優(yōu)化編譯器
　12.3　TMS320C3X／C4X　C語言開發(fā)的運行環(huán)境
　12.3.1　存儲器模式
　12.3.2　目標表征
　12.3.3　寄存器規(guī)約
　12.3.4　函數(shù)結(jié)構(gòu)與調(diào)用規(guī)約
　12.3.5　中斷處理
　12.3.6　運行支持算術(shù)程序
　12.3.7　系統(tǒng)初始化
　12.4　DSP芯片的匯編語言與C語言的混合編程
　12.4.1　用C語言和匯編語言進行混合編程的方法
　12.4.2　匯編語言模塊
　12.4.3　預定義標識符
　12.4.4　C調(diào)用匯編函數(shù)的例子
　12.4.5　從C中訪問匯編語言變量
　12.4.6　在C程序中嵌入?yún)R編語句
　12.4.7　DSP的其它高級語言編程
　12.5　本章小結(jié)
　第13章　FFT及數(shù)字濾波器
　13.1　引　言
　13.2　FFT的基本原理
　13.2.1　DFT
　13.2.2　常用FFT算法
　13.3　濾波器的基本原理
　13.3.1　經(jīng)典濾波器
　13.3.2　現(xiàn)代濾波器
　13.4　FFT及濾波器的實現(xiàn)
　13.4.1　FFT算法實現(xiàn)
　13.4.2　濾波器的實現(xiàn)
　13.5　本章小結(jié)
　參考文獻