奔騰Ⅱ/Ⅲ處理器系統(tǒng)結構

第1章　緒論
1.1　Intel微處理器的進展
1.1.1　由 8086到 Pentium
1.1.2　由 Pentium Pro到 PentiumⅡ／Ⅲ
1.2　Intel微處理器性能評估
1.2.1　iCOMP Index 1.0和2.0
1.2.2　iCOMP Index 3.0
1.3　Pentium PC主板結構
1.3.1　430芯片組和早期 Pentium PC的主板結構
1.3.2　440芯片組和當代 Pentium PC的主板結構
第2章　高速組存技術
2.1　導論
2.1.1　Intel 32位處理器以cache技術的進展
2.1.2　Look-throgh與Look-aside結構
2.1.3　cache一致性與寫策略
2.1.4　MESI協(xié)議
2.2　Pentium處理器的cache技術
2.2.1　Pentlum L1cache界面
2.2.2　Pentium L1cache MESI協(xié)議
2.2.3　Pentium L1、L2cache的關系
2.3　Pentium Ⅱ／Ⅲ處理器的 cache技術
2.3.1　存儲區(qū)域類型與MTRR寄存器
2.3.2　PentiumⅡ／Ⅲ的雙獨立總線結構
2.3.3　PentiumlⅡ／Ⅲ L1cache MESI協(xié)議
2.3.4　PentiumⅡ／Ⅲ L2cache的備份作用
第3章　動態(tài)執(zhí)行技術
3.1　Pentium的超標量流水線
3.1.1　Pentium處理器核心結構
3.1.2　U，V流水線指令配對
3.1.3　轉移目標緩沖器BTB
3.2　實現(xiàn)動態(tài)執(zhí)行的PentiumⅡ／Ⅲ核心結構
3.2.1　動態(tài)執(zhí)行技術概述
3.2.2　PentiumⅡ超標量流水線及其核心結構
第4章　系統(tǒng)管理模式和省電狀態(tài)
4.1　系統(tǒng)管理模式
4.1.1　系統(tǒng)管理存儲器
4.1.2　系統(tǒng)管理中斷
4.2　處理器的省電狀態(tài)
4.2.1　自動保持狀態(tài)和停止時鐘狀態(tài)
4.2.2　睡眠狀態(tài)和深度睡眠狀態(tài)
第5章　高級可編程中斷控制技術
5.1　導論
5.1.1　Pentium的中斷類型
5.1.2　Pentium的中斷處理
5.1.3　8259 PIC
5.2　APIC技術的基本概念
5.2.1　APIC子系統(tǒng)的組成
5.2.2　APIC子系統(tǒng)的工作過程
5.2　3APIC子系統(tǒng)的中斷類型
5.3　APIC工作模式
53.1　APIC總線仲裁
5.3.2　目標模式
5.3.3　遞交模式
5.3.4　觸發(fā)模式
第6章　多處理器主持技術
6.1　導論
6.1.1　總線型多處理器系統(tǒng)
6.1.2　PCI總線簡介
6.2　P54C雙處理器系統(tǒng)
6.2.1　P54C雙處理器系統(tǒng)配置
6.2.2　處理器本地總線仲裁
6.2.3　雙處理器系統(tǒng)cache一致性維護
6.3　Pentlum Pro處理器總線基礎
6.3.1　Pentium Pro處理器總線的先進特征
6.3.2　Pentium Pro處理器總線業(yè)務相位
6.3.3　Pentium Pro處理器總線業(yè)務跟蹤
6.4　Pentium Pro處理器總線仲裁
6.4.1　均衡式仲裁
6.4.2　優(yōu)先式仲裁
6.4.3　系統(tǒng)引導處理器的選擇
第7章　虛擬分頁擴展技術
7.1　導論
7.1.1　分頁與虛擬存儲器
7.1.2　分頁地址轉換
7.2　Pentium處理器的分頁方式
7.2.1　Pentium的工作模式和寄存器組
7.2.2　保護模式下線性地址的生成
7.2.3　4KB和4MB分頁方式
7.3　PentiumⅡ／Ⅲ處理器的分負方式
7.3.1　物理地址擴展
7.3.2　36位地址下的4KB和ZMB分頁方式
第8章　單指令多數據流技術
8.1　導論
8.1.1　Pentium處理器指令集
8.1.2　Pentium Pro處理器指令集
8.1.3　CPUID和 PSN
8.2　MMX技術
8.2.1　MMX數據類型和寄存器
8.2.2　MMX指令集
8.2.3　MMX應用舉例
8.3　SSE技術和EPIC技術簡介
8.3.1　SSE技術簡介
8.3.2　EPIC技術簡介
第9章　虛擬8086模式擴展技術
9.1　導論
9.1.1　虛擬8086模式和虛擬機
9.1.2　進入和離開虛擬助朋模式
9.1.3　虛擬8086模式運行的外界面
9.2　VME技術
9.2.1　虛擬中斷標志
9.2.2　中斷重定向位映象