VHDL語(yǔ)言程序設(shè)計(jì)及應(yīng)用

定　價(jià)：￥38.00

作　者：	姜立東等編著
出版社：	北京郵電大學(xué)出版社
叢編項(xiàng)：	語(yǔ)言程序設(shè)計(jì)及應(yīng)用
標(biāo)　簽：	VHDL

購(gòu)買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥32.30)

ISBN：	9787563505227	出版時(shí)間：	2001-08-01	包裝：	膠版紙
開本：	26cm	頁(yè)數(shù)：	391	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　VHDL語(yǔ)言是國(guó)際標(biāo)準(zhǔn)化硬件描述語(yǔ)言，在電子系統(tǒng)自動(dòng)化設(shè)計(jì)中已經(jīng)十分流行，并且成為主要的硬件描述工具。如今在電子系統(tǒng)設(shè)計(jì)領(lǐng)域中，它已成為廣大技術(shù)人員必須掌握的一種語(yǔ)言。本書分為三個(gè)部分對(duì)們VHDL語(yǔ)言進(jìn)行全面介紹。第一部分主要介紹VHDL語(yǔ)言的基礎(chǔ)知識(shí)，為初學(xué)者打下一個(gè)良好的基礎(chǔ)；第二部分主要介紹目前在電子電路設(shè)計(jì)中常用的電路結(jié)構(gòu)的VHDL描述，以使讀者掌握用VHDL語(yǔ)言設(shè)計(jì)簡(jiǎn)單邏輯電路的基本方法；第三部分從一些大型實(shí)例出發(fā)，介紹用VHDL語(yǔ)言設(shè)計(jì)大型復(fù)雜電路的流程和在設(shè)計(jì)過(guò)程中所用到的設(shè)計(jì)技巧，以使讀者全面掌握VHDL語(yǔ)言并成為這方面的高手。書中列舉的大量實(shí)例都是經(jīng)過(guò)微機(jī)上的MAX+plusII量軟件和SUNSPARC工作站上的Synopsys軟件的驗(yàn)證。本書的特點(diǎn)是全面系統(tǒng)、易讀易懂、由淺入深，能夠使讀者逐步掌握VHDL語(yǔ)言。本書既可作為高等學(xué)校計(jì)算機(jī)和電子工程專業(yè)的研究生、本科生的教材和教學(xué)參考書，也可作為廣大電子電路設(shè)計(jì)工程師、A—SIC設(shè)計(jì)人員和系統(tǒng)設(shè)計(jì)人員的參考書。

作者簡(jiǎn)介

暫缺《VHDL語(yǔ)言程序設(shè)計(jì)及應(yīng)用》作者簡(jiǎn)介

圖書目錄

第一章  VHDL簡(jiǎn)介
1. 1  VHDL的歷史
1. 2  VHDL的特點(diǎn)
1. 3  用VHDL進(jìn)行設(shè)計(jì)的流程

第二章  VHDL的基本結(jié)構(gòu)
2. 1  設(shè)計(jì)實(shí)體
2. 2  實(shí)體說(shuō)明
2. 2. 1  類屬參數(shù)說(shuō)明
2. 2. 2  端口說(shuō)明
2. 3  結(jié)構(gòu)體
2. 3. 1  行為描述方式
2. 3. 2  數(shù)據(jù)流描述方式
2. 3. 3  結(jié)構(gòu)描述方式
2. 3. 4  混合描述方式

第三章  VHDL結(jié)構(gòu)體的子結(jié)構(gòu)
3. 1  塊語(yǔ)句結(jié)構(gòu)
3. 1. 1  塊語(yǔ)句的結(jié)構(gòu)
3. 1. 2  衛(wèi)式塊語(yǔ)句
3. 2  進(jìn)程語(yǔ)句結(jié)構(gòu)
3. 2. 1  進(jìn)程的結(jié)構(gòu)
3. 2. 2  進(jìn)程同步
3. 3  子程序結(jié)構(gòu)
3. 3. 1  過(guò)程
3. 3. 2  函數(shù)

第四章  VHDL的對(duì)象. 數(shù)據(jù)類型及運(yùn)算操作符
4. 1  VHDL的對(duì)象
4. 1. 1  常量
4. 1. 2  信號(hào)
4. 1. 3  變量
4. 1. 4  文件
4. 1. 5  信號(hào)與變量的區(qū)別
4. 2  VHDL的數(shù)據(jù)類型
4. 2. 1  標(biāo)量類型
4. 2. 2  復(fù)合類型
4. 2. 3  子類型
4. 3  VHDL的運(yùn)算操作符
4. 3. 1  邏輯運(yùn)算符
4. 3. 2  算術(shù)運(yùn)算符
4. 3. 3  關(guān)系運(yùn)算符
4. 3. 4  并置運(yùn)算符
4. 3. 5  操作運(yùn)算符的優(yōu)先級(jí)
4. 4  VHDL的詞法單元
4. 4. 1  注釋
4. 4. 2  數(shù)字
4. 4. 3  字符和字符串
4. 4. 4  位串

第五章  VHDL中的順序語(yǔ)句
5. 1  信號(hào)代入語(yǔ)句和變量賦值語(yǔ)句
5. 2  wait語(yǔ)句
5. 2. 1  wait on
5. 2. 2  wait until
5. 2. 3  wait for
5. 2. 4  多條件等待語(yǔ)句
5. 2. 5  超時(shí)等待的處理
5. 3  if語(yǔ)句
5. 4  case語(yǔ)句
5. 5  loop語(yǔ)句
5. 5. 1  for loop循環(huán)
5. 5. 2  while looP循環(huán)
5. 6  next語(yǔ)句
5. 7  exit語(yǔ)句
5. 8  return語(yǔ)句
5. 9  null語(yǔ)句
5. 10  過(guò)程調(diào)用語(yǔ)句
5. 11  斷言語(yǔ)句
5. 12  repprt語(yǔ)句

第六章  VHDL中的并行語(yǔ)句
6. 1  進(jìn)程語(yǔ)句
6. 2  塊語(yǔ)句
6. 3  并行信號(hào)代入語(yǔ)句
6. 3. 1  并發(fā)信號(hào)代入語(yǔ)句
6. 3. 2  條件信號(hào)代入語(yǔ)句
6. 3. 3  選擇信號(hào)代入語(yǔ)句
6. 4  并行斷言語(yǔ)句
6. 5  并行過(guò)程調(diào)用語(yǔ)句
6. 6  參數(shù)傳遞語(yǔ)句
6. 7  元件例化語(yǔ)句
6. 8  生成語(yǔ)句
6. 8. 1  for模式的生成語(yǔ)句
6. 8. 2  if模式的生成語(yǔ)句

第七章  庫(kù). 程序包和配置
7. 1  庫(kù)
7. 2  程序包
7. 3  配置
7. 3. 1  默認(rèn)連接和默認(rèn)配置
7. 3. 2  元件配置
7. 3. 3  塊的配置
7. 3. 4  結(jié)構(gòu)體的配置

第八章  VHDL的預(yù)定義屬性
8. 1  值類屬性
8. 1. 1  常用數(shù)據(jù)類型的值類屬性
8. 1. 2  數(shù)組的值類屬性
8. 1. 3  塊的值類屬性
8. 2  函數(shù)類屬性
8. 2. 1  數(shù)據(jù)類型屬性函數(shù)
8. 2. 2  數(shù)組屬性函數(shù)
8. 2. 3  信號(hào)屬性函數(shù)
8. 3  信號(hào)類屬性
8. 3. 1  屬性'delayed[(t)]
8. 3. 2  屬性'stable[(t)]
8. 3. 3  屬性'quiet[(t)]
8. 3. 4  屬性'transaction
8. 4  數(shù)據(jù)類型類屬性
8. 5  數(shù)據(jù)范圍類屬性

第九章  重載
9. 1  子程序重載
9. 1. 1  子程序參數(shù)的重載
9. 1. 2  子程序參數(shù)數(shù)目的重載
9. 1. 3  標(biāo)準(zhǔn)程序包的重載
9. 2  運(yùn)算符重載

第十章  組合邏輯電路的設(shè)計(jì)
10. 1  門電路
10. 1. 1  二輸入與門電路
10. 1. 2  二輸入或門電路
10. 1. 3  二輸入與非門電路
10. 1. 4  二輸入或非門電路
10. 1. 5  反相門電路
10. 1. 6  二輸入異或門電路
10. 1. 7  三輸入與非門電路
10. 2  編碼器和譯碼器
10. 2. 1  編碼器
10. 2. 2  譯碼器
10. 3  多路選擇器
10. 4  比較器
10. 5  加法器

第十一章  時(shí)序邏輯電路的設(shè)計(jì)
11. 1  觸發(fā)器
11. 1. 1  D觸發(fā)器
11. 1. 2  JK觸發(fā)器
11. 1. 3  T觸發(fā)器
11. 1. 4  鎖存器
11. 2  寄存器和移位寄存器
11. 2. 1  寄存器
11. 2. 2  移位寄存器
11. 3  計(jì)數(shù)器
11. 3. 1  同步計(jì)數(shù)器
11. 3. 2  異步計(jì)數(shù)器
11. 4  分頻器

第十二章  有限狀態(tài)機(jī)
12. 1  有限狀態(tài)機(jī)的基本描述
12. 1. 1  有限狀態(tài)機(jī)的描述方式
12. 1. 2  一個(gè)Moore型有限狀態(tài)機(jī)的描述
12. 2  有限狀態(tài)機(jī)的同步輸出和復(fù)位
12. 2. 1  同步輸出信號(hào)
12. 2. 2  有限狀態(tài)機(jī)的復(fù)位
12. 3  改進(jìn)的Moore型有限狀態(tài)機(jī)
12. 3. 1  把狀態(tài)作為輸出信號(hào)的Moore型有限狀態(tài)機(jī)
12. 3. 2  并行輸出寄存器的譯碼輸出的Moore型有限狀態(tài)機(jī)

第十三章  實(shí)例1--秒表
13. 1  秒表的功能描述
13. 2  頂層設(shè)計(jì)的VHDL源代碼
13. 2. 1  頂層實(shí)體的VHDL源代碼
13. 2. 2  頂層結(jié)構(gòu)體的設(shè)計(jì)及VHDL源代碼
13. 3  秒表各個(gè)模塊的分析及其VHDL源代碼
13. 3. 1  鍵輸入模塊
13. 3. 2  時(shí)鐘分頻模塊
13. 3. 3  控制模塊
13. 3. 4  秒表計(jì)時(shí)模塊
13. 3. 5  秒表顯示模塊

第十四章  實(shí)例2---數(shù)字密碼引爆器
14. 1  數(shù)字密碼引爆器的功能描述
14. 2  頂層設(shè)計(jì)的VHDL源代碼
14. 2. 1  頂層實(shí)體的VHDL源代碼
14. 2. 2  頂層結(jié)構(gòu)體的設(shè)計(jì)及VHDL源代碼
14. 3  次級(jí)電路分析及其VHDL源代碼
14. 3. 1  輸出消抖同步電路
14. 3. 2  編碼電路
14. 3. 3  比較電路
14. 3. 4  預(yù)置密碼電路
14. 3. 5  計(jì)數(shù)器選擇電路
14. 3. 6  控制指示燈電路
14. 3. 7  分頻電路
14. 3. 8  七段顯示譯碼電路
14. 3. 9  其他電路
14. 4  控制器的分析及其VHDL源代碼

第十五章  實(shí)例3---常用程序包
15. 1  std_logic_1164
15. 2  std_logic_unsigned
15. 3  std_logic_signed
15. 4  std_logic_arith
附錄A  VHDL的保留字
附錄B  一些有用的網(wǎng)址
5. 2  數(shù)字基帶信號(hào)波形及其功率譜密度
5. 2. 1  數(shù)字脈沖幅度調(diào)制(PAM)
5. 2. 2  常用的數(shù)字PAM信號(hào)波形(碼型)
5. 2. 3  數(shù)字PAM信號(hào)的功率譜密度計(jì)算
5. 2. 4  常用線路碼型
5. 3  通過(guò)加性白高斯噪聲信道傳輸?shù)臄?shù)字基帶信號(hào)的接收
5. 3. 1  利用低通濾波的解調(diào)及其誤比特率
5. 3. 2  利用匹配濾波器的最佳接收
5. 4  數(shù)字PAM信號(hào)通過(guò)限帶基帶信道的傳輸
5. 4. 1  數(shù)字RAM基帶傳輸及碼間干擾
5. 4. 2  無(wú)碼間干擾基帶傳輸?shù)哪慰固販?zhǔn)則
5. 5  加性白高斯噪聲干擾下數(shù)字PAM信號(hào)通過(guò)理想限帶信道的最佳基帶傳輸
5. 6  眼圖
5. 7  信道均衡
5. 8  部分響應(yīng)系統(tǒng)
5. 9  符號(hào)同步
習(xí)題

第六章  數(shù)字信號(hào)的頻帶傳輸
6. 1  引言
6. 2  二進(jìn)制數(shù)字信號(hào)正弦型載波調(diào)制
6. 2. 1  二進(jìn)制啟閉鍵控(OOK)
6. 2. 2  二進(jìn)制移頻鍵控(2FSK)
6. 2. 3  二進(jìn)制移相鍵控(2PSK或BPSK)
6. 2. 4  2PSK的載波同步
6. 2. 5  差分移相鍵控(DPSK)
6. 3  四相移相鍵控(QPSK. DQPSK. OQPSK)
6. 3. 1  四相移相鍵控(QPSK)
6. 3. 2  差分四相移相鍵控(DQPSK)
6. 3. 3  偏移四相移相鍵控(OQPSK)
6. 4  M進(jìn)制數(shù)字調(diào)制
6. 4. 1  數(shù)字調(diào)制信號(hào)的矢量表示
6. 4. 2  統(tǒng)計(jì)判決理論
6. 4. 3  加性白高斯噪聲干擾下M進(jìn)制確定信號(hào)的最佳接收
6. 4. 4  M進(jìn)制振幅鍵控(MASK)
6. 4. 5  M進(jìn)制移相鍵控(MPSK)
6. 4. 6  正交幅度調(diào)制(QAM)