PLD邏輯設(shè)計(jì)實(shí)務(wù)

第1章 PEEL器件
1-1 PEEL的結(jié)構(gòu)
1-2 輸入引腳設(shè)置及輸出引腳
1-3 輸出緩沖器
1-4 宏結(jié)構(gòu)的設(shè)計(jì)
1-5 輸出緩沖器設(shè)計(jì)
第2章 PLACE軟件
2-1 PLACE軟件的安裝及使用
2-2 開(kāi)始使用程序
2-3 File功能
2-4 Options功能
2-5 Operation功能
2-6 Operation功能的Design子功能
2-6-1 Design畫(huà)面在Edit Arch狀態(tài)
2-6-2 Design畫(huà)面Select Sum Equ狀態(tài)
2-7 Operation功能的Compile子功能
2-8 Operation功能的Simulate子功能
2-9 仿真波形的編輯
2-9-1 編輯注解欄
2-9-2 編輯一般引腳欄
第3章 組合邏輯電路設(shè)計(jì)（布爾代數(shù)法）
范例一 基本邏輯門(mén)
范例二 表決器電路
范例三 3-8譯碼器電路
范例四 1 BIT加法器
范例五 3-8譯碼器電路（低電平動(dòng)作）
范例六 8-1多任務(wù)器電路
范例七 1-8解多任務(wù)器電路
范例八 3-8譯碼器與8-3編碼器電路
第4章 組合邏輯電路設(shè)計(jì)（其值表法）
范例一 3-8譯碼器電路
范例二 BCD-7SEG轉(zhuǎn)換電路
范例三 DEFINE的使用方法
范例四 BCD-7SEG轉(zhuǎn)換電路（2）
范例五 3BIT和3BIT比較器電路
范例六 1的補(bǔ)碼和2的補(bǔ)碼電路
第5章 時(shí)序邏輯電路
5-1 狀態(tài)圖法
范例一 LATCH電路
范例二 3BIT加計(jì)數(shù)器電路
范例三 3BIT加/減計(jì)數(shù)器
范例四 具有預(yù)置、設(shè)定和清除功能的3BIT計(jì)數(shù)器
范例五 3BIT加計(jì)數(shù)器電路（狀態(tài)圖法）
范例六 時(shí)序邏輯電路應(yīng)用（狀態(tài)圖法）
范例七 移位寄存器電路
范例八 具有預(yù)置、左移、右移功能的移位寄存器電路
范例九 跑馬燈電路（狀態(tài)圖法）
范例十 一位數(shù)BCD計(jì)數(shù)器電路
范例十一 兩位數(shù)BCD計(jì)數(shù)器電路
范例十二 五個(gè)一數(shù)計(jì)數(shù)器電路
范例十三 宏計(jì)數(shù)函數(shù)使用（1）
范例十四 宏計(jì)數(shù)函數(shù)使用（2）
范例十五 紅綠燈電路
第6章 用PEEL實(shí)現(xiàn)一些自測(cè)題目
6-1 檢修卡
范例一 單只LED左移
范例二 兩只LED左移
范例三 LED向左逐一點(diǎn)亮
范例四 LED由中間向左右兩側(cè)依次點(diǎn)亮
范例五 LED由中間向左右兩側(cè)依次點(diǎn)亮
第7章 PALASM 4.0
7-1 PALASM的使用
7-2 用正邏輯實(shí)現(xiàn)加法器
7-3 用負(fù)邏輯實(shí)現(xiàn)加法器
7-4 輸出緩沖器
7-5 用布爾代數(shù)實(shí)現(xiàn)2BIT計(jì)數(shù)器（正邏輯）
7-6 用布爾代數(shù)實(shí)現(xiàn)2BIT計(jì)數(shù)器（負(fù)邏輯）
7-7 用狀態(tài)圖法實(shí)現(xiàn)2BIT計(jì)數(shù)器
第8章 用PAL（GAL）實(shí)現(xiàn)一些自測(cè)題目
8-1檢修卡
范例一 單只LED左移
范例二 兩只LED左移
范例三 LED向左逐一點(diǎn)亮
范例四 LED由中間向左右兩側(cè)依次點(diǎn)亮
范例五 LED由中間向左右兩側(cè)依次點(diǎn)亮