數(shù)字邏輯電路

1 數(shù)字電路基礎(chǔ)
1.1 模擬信號(hào)和數(shù)字信號(hào)
1.1.1 模擬信號(hào)
1.1.2 數(shù)字信號(hào)
1.2 數(shù)制和碼制
1.2.1 十進(jìn)制數(shù)
1.2.2 二進(jìn)制數(shù)
1.2.3 進(jìn)制之間的相互轉(zhuǎn)換
1.2.4 BCD編碼
1.2.5 格雷碼
1.3 邏輯代數(shù)基礎(chǔ)
1.3.1 基本邏輯運(yùn)算
1.3.2 復(fù)合邏輯運(yùn)算
1.3.3 邏輯代數(shù)的基本定律及規(guī)則
1.3.4 邏輯函數(shù)的表示方法
1.3.5 邏輯函數(shù)的變換和化簡(jiǎn)
1.3.6 邏輯函數(shù)的表達(dá)式
1.3.7 卡諾圖化簡(jiǎn)法
1.3.8 具有無(wú)關(guān)項(xiàng)的函數(shù)化簡(jiǎn)
1.3.9 利用Multisim軟件進(jìn)行邏輯化簡(jiǎn)
1.4 本章小結(jié)
習(xí)題1
2 邏輯門電路
2.1 概述
2.2 分立元件門電路
2.2.1 二極管與門
2.2.2 二極管或門
2.2.3 三極管非門——反相器
2.3 TTL集成邏輯門電路
2.3.1 標(biāo)準(zhǔn)TTL與非門電路
2.3.2 輸入特性
2.3.3 輸出特性
2.3.4 TTL集成門電路的改進(jìn)
2.3.5 TTL集成門電路的其他形式
2.4 CMOS集成門電路
2.4.1 CMOS門電路
2.4.2 其他類型的門電路
2.5 門電路使用注意事項(xiàng)
2.5.1 電源要求
2.5.2 輸入電壓要求
2.5.3 輸出負(fù)載問(wèn)題
2.5.4 工作和運(yùn)輸環(huán)境問(wèn)題
2.6 本章小結(jié)
習(xí)題2
3 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析和設(shè)計(jì)
3.2.1 組合邏輯電路的分析
3.2.2 組合邏輯電路的設(shè)計(jì)
3.2.3 組合邏輯電路設(shè)計(jì)中的實(shí)際問(wèn)題
3.2.4 Multisim在組合邏輯電路設(shè)計(jì)和分析中的應(yīng)用+
3.3 譯碼器
3.3.1 變量譯碼器
3.3.2 常見(jiàn)的數(shù)碼顯示器件
3.3.3 顯示譯碼驅(qū)動(dòng)器
3.4 編碼器
3.4.1 普通編碼器
3.4.2 優(yōu)先編碼器
3.5 多路選擇器和多路分配器
3.5.1 多路選擇器
3.5.2 多路分配器
3.5.3 模擬多路調(diào)制解調(diào)器
3.6 組合邏輯電路的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象
3.6.1 組合邏輯電路競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象產(chǎn)生的原因
3.6.2 組合邏輯電路競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的判斷
3.6.3 組合邏輯電路競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的消除
3.7 本章小結(jié)
……
4 組合邏輯電路的PLD實(shí)現(xiàn)
5 觸發(fā)器
6 時(shí)序電路
7 脈沖信號(hào)的產(chǎn)生和變換
8 時(shí)序電路的PLD實(shí)現(xiàn)
9 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換電路
10 實(shí)驗(yàn)
附錄A 部分集成電路詳細(xì)資料
附錄B 部分集成電路管腳排布
參考文獻(xiàn)