電路與電子技術(shù)（下冊 數(shù)字電子技術(shù)）

第1章 邏輯代數(shù)
1.1 概述
1.2 數(shù)制
1.3 碼制
1.4 邏輯函數(shù)及其描述方法
1.5 邏輯代數(shù)的基本定律和規(guī)則
1.6 邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式
1.7 邏輯函數(shù)的化簡
1.8 正邏輯與負(fù)邏輯
本章小結(jié)
習(xí)題1
第2章 門電路
2.1 三極管開關(guān)特性
2.2 集成門電路
本章小結(jié)
習(xí)題2
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析方法
3.3 常用的組合邏輯部件
3.4 組合邏輯電路的設(shè)計(jì)方法
3.5 組合邏輯電路的競爭冒險(xiǎn)
本章小結(jié)
習(xí)題3
第4章 觸發(fā)器
4.1 觸發(fā)器的基本形式
4.2 主從結(jié)構(gòu)觸發(fā)器
4.3 邊沿觸發(fā)器
4.4 CMOS觸發(fā)器
本章小結(jié)
習(xí)題4
第5章 時序邏輯電路
5.1 概述
5.2 時序邏輯電路的分析方法
5.3 常用時序邏輯部件
5.4 同步時序邏輯電路的設(shè)計(jì)方法
本章小結(jié)
習(xí)題5
第6章 脈沖波形的產(chǎn)生與整形
6.1 施密特觸發(fā)器
6.2 單穩(wěn)態(tài)觸發(fā)器
6.3 多諧振蕩器
6.4 555集成定時器
本章小結(jié)
習(xí)題6
第7章 半導(dǎo)體存儲器和可編程邏輯
7.1 隨機(jī)存儲器（RAM）
7.2 只讀存儲器（ROM）
7.3 存儲器容量的擴(kuò)展
7.4 可編程邏輯器件
7.5 可編程通用陣列邏輯器件GAL
7.6 現(xiàn)場可編程門陣列FPGA
7.7 在線系統(tǒng)編程技術(shù)
本章小結(jié)
習(xí)題7
第8章 數(shù)/模和模/數(shù)轉(zhuǎn)換器
8.1 D/A轉(zhuǎn)換器
8.2 典型D/A轉(zhuǎn)換器集成芯片
8.3 A/D轉(zhuǎn)換器
8.4 典型的A/D轉(zhuǎn)換器集成芯片
8.5 多路轉(zhuǎn)換器與采樣保持器
本章小結(jié)
習(xí)題8
第9章 數(shù)字系統(tǒng)
9.1 數(shù)字系統(tǒng)的基本概念和特點(diǎn)
9.2 數(shù)字系統(tǒng)的基本邏輯子系統(tǒng)
9.3 控制器的設(shè)計(jì)
本章小結(jié)
習(xí)題9
部分習(xí)題答案
附錄 常用邏輯符號對照表
參考文獻(xiàn)