PCI局部總線及其應(yīng)用

第1章PCI局部總線簡介1
1.1總線的基本概念1
1.2PCI局部總線的發(fā)展1
1.2.1PCI局部總線的孕育1
1.2.2PCI局部總線發(fā)展的動力2
1.2.3總線的性能指標(biāo)3
1.3PCI局部總線的特點3
1.4PCI設(shè)備與功能5
1.5遵循的技術(shù)規(guī)范及獲取方法6
1.6PCI局部總線的應(yīng)用6
第2章PCI局部總線信號定義8
2.1信號類型說明8
2.2PCI局部總線信號定義9
2.2.1系統(tǒng)信號定義9
2.2.2地址和數(shù)據(jù)信號9
2.2.3接口控制信號10
2.2.4仲裁信號10
2.2.5錯誤報告信號11
2.2.6中斷信號12
2.2.7附加信號13
2.2.864位總線擴展信號14
2.2.9JTAG/邊界掃描信號15
2.3邊帶信號16
2.4中央資源功能16
第3章PCI局部總線的操作17
3.1總線命令17
3.1.1總線命令編碼17
3.1.2命令使用規(guī)則23
3.2PCI局部總線協(xié)議25
3.2.1PCI局部總線的交易控制26
3.2.2PCI局部總線的編址26
3.2.3字節(jié)校正和字節(jié)使能的用法38
3.2.4總線的驅(qū)動與過渡40
3.2.5交易順序與報告41
3.2.6組合.合并與疊并43
3.3總線交易45
3.3.1總線上的讀交易45
3.3.2總線上的寫交易49
3.3.3交易的終止過程53
3.4PCI局部總線的仲裁66
3.4.1仲裁算法67
3.4.2公平仲裁舉例68
3.4.3雙主設(shè)備間的仲裁舉例69
3.4.4仲裁協(xié)議71
3.4.5快速背對背交易73
3.4.6仲裁的?？?5
3.5PCI局部總線的訪問延遲75
3.5.1總線訪問延遲的概念76
3.5.2目標(biāo)延遲76
3.5.3主設(shè)備數(shù)據(jù)延遲78
3.5.4存儲器寫最大完成時間限制78
3.5.5仲裁延遲79
3.6PCI局部總線的其它操作85
3.6.1設(shè)備選擇85
3.6.2特殊周期87
3.6.3地址/數(shù)據(jù)的漸進88
3.6.4中斷應(yīng)答90
3.7糾錯功能91
3.7.1奇偶位的產(chǎn)生91
3.7.2奇偶校驗92
3.7.3地址奇偶錯誤92
3.7.4錯誤的報告92
3.7.5延遲交易與數(shù)據(jù)奇偶錯誤94
3.7.6錯誤恢復(fù)95
3.8PCI局部總線的64位擴展96
3.8.164位數(shù)據(jù)傳送和64位尋址96
3.8.264位擴展信號97
3.8.3在32位插入式連接器上的64位卡97
3.8.464位擴展漂移的防止97
3.8.564位數(shù)據(jù)傳送能力99
3.8.664位尋址105
3.8.764位奇偶校驗109
第4章PCI局部總線的電氣規(guī)范110
4.1概述110
4.1.1從5V到3.3V的過渡110
4.1.2動態(tài)與靜態(tài)驅(qū)動規(guī)范111
4.2PCI元件指標(biāo)111
4.2.15V信號環(huán)境下的指標(biāo)112
4.2.23.3V信號環(huán)境下的指標(biāo)116
4.2.3時間指標(biāo)119
4.3系統(tǒng)(母板)技術(shù)指標(biāo)123
4.3.1時鐘相位偏移123
4.3.2復(fù)位信號123
4.3.3上拉電阻124
4.3.4電源125
4.3.5系統(tǒng)時標(biāo)限制126
4.3.6系統(tǒng)的物理要求128
4.3.7連接器128
4.4擴展板技術(shù)指標(biāo)131
4.4.1擴展板上的引腳分配131
4.4.2電源要求134
4.4.3物理要求134
第5章PCI局部總線的機械特性136
5.1簡介136
5.2PCI擴展卡的物理尺寸及公差139
5.2.1連接器的物理描述140
5.2.2平面實現(xiàn)146
第6章配置空間152
6.1配置空間的組織152
6.2配置空間的功能154
6.2.1設(shè)備識別154
6.2.2設(shè)備的控制160
6.2.3設(shè)備狀態(tài)寄存器162
6.2.4其它頭標(biāo)區(qū)寄存器163
6.2.5基址寄存器165
6.2.6新能力168
6.3PCI擴展ROM171
6.3.1PCI擴展ROM的內(nèi)容172
6.3.2上電自測試(POST)代碼173
6.3.3PC兼容的擴展ROM173
6.3.4設(shè)備驅(qū)動程序176
6.4消息信號中斷(MSI)176
6.4.1消息能力結(jié)構(gòu)176
6.4.2MSI操作178
第7章66MHzPCI規(guī)范180
7.1設(shè)備實現(xiàn)180
7.2協(xié)議181
7.3電氣特性181
7.3.1信號環(huán)境182
7.3.2直流(DC)指標(biāo)182
7.3.3交流(AC)指標(biāo)182
7.3.4最大交流允許值與設(shè)備保護183
7.3.5時間指標(biāo)183
7.4系統(tǒng)(主板)技術(shù)指標(biāo)186
7.4.1時鐘誤差186
7.4.2復(fù)位信號187
7.4.3上拉電阻187
7.4.4電源187
7.4.5系統(tǒng)時標(biāo)限制187
7.4.6物理要求189
7.4.7連接器引腳排列189
第8章PCIBIOS190
8.1PCIBIOS的用途190
8.2支持的操作系統(tǒng)環(huán)境190
8.2.1BIOS的實現(xiàn)與調(diào)用規(guī)則190
8.2.2實模式191
8.2.3286保護模式(16∶16)192
8.2.4386保護模式(32∶32)192
8.2.5平模式(0∶32)193
8.3確定系統(tǒng)是否實現(xiàn)32位BIOS193
8.4確定32位BIOS支持的服務(wù)193
8.5確定32位BIOS是否支持PCIBIOS服務(wù)194
8.6調(diào)用PCIBIOS194
8.6.1PCIBIOS的存在性194
8.6.2PCI設(shè)備檢測195
8.6.3PCI分類代碼檢測195
8.6.4特殊周期的產(chǎn)生196
8.6.5PCI中斷路由選項的獲得196
8.6.6PCI硬件中斷設(shè)置197
8.6.7讀配置字節(jié)198
8.6.8讀配置字198
8.6.9讀配置雙字199
8.6.10寫配置字節(jié)199
8.6.11寫配置字199
8.6.12寫配置雙字200
第9章PCI-PCI橋201
9.1采用PCI-PCI橋結(jié)構(gòu)的原因201
9.2基本術(shù)語201
9.3具有PCI-PCI橋的系統(tǒng)舉例202
9.4PCI-PCI橋的作用204
9.4.1橋的功能204
9.4.2橋?qū)偩€上交易的處理行為205
9.5橋配置寄存器206
9.5.1概述206
9.5.2頭標(biāo)類型寄存器207
9.5.3設(shè)備的識別207
9.5.4總線編號寄存器208
9.5.5命令寄存器209
9.5.6狀態(tài)寄存器211
9.5.7底板/槽編號寄存器212
9.5.8與地址譯碼相關(guān)的寄存器213
9.5.9Cache行容量寄存器224
9.5.10延遲定時寄存器224
9.5.11BIST寄存器224
9.5.12與中斷相關(guān)的寄存器225
9.6配置過程225
9.6.1總線編號分配225
9.6.2底板與槽編號分配225
9.6.3地址空間分配232
9.6.4IRQ分配233
9.6.5顯示配置233
9.7配置與特殊周期過濾236
9.7.1概述236
9.7.2特殊周期交易237
9.7.3類型1配置訪問238
9.7.4類型0配置訪問238
9.8中斷確認(rèn)處理239
9.9具有負(fù)向譯碼特征的PCI-PCI橋239
9.10復(fù)位240
9.11仲裁240
9.12中斷支持240
9.12.1使用中斷跟蹤的設(shè)備240
9.12.2使用MSI的設(shè)備241
9.13緩沖區(qū)管理241
9.13.1存儲器寫并無效命令的處理242
9.13.2關(guān)于報告寫緩沖區(qū)用法的規(guī)則242
9.13.3多數(shù)據(jù)期特殊周期請求243
9.14錯誤檢測與處理243
9.14.1簡介243
9.14.2地址期奇偶校驗錯的處理243
9.14.3讀數(shù)據(jù)期的奇偶校驗錯244
9.14.4寫數(shù)據(jù)期的奇偶校驗錯245
9.14.5主設(shè)備缺省的處理249
9.14.6目標(biāo)缺省的處理250
9.14.7放棄定時器時間溢出250
9.14.8在第二總線上處理SERR251
附錄APCI局部總線操作規(guī)則252
附錄B系統(tǒng)交易順序256
附錄C互斥訪問262
參考文獻267