VHDL語言及其應(yīng)用

定　價：￥15.90

作　者：	黃建文，艾西加，魏方編著
出版社：	中國鐵道出版社
叢編項：	CAD叢書
標(biāo)　簽：	程序語言 VHDL語言硬件描述語言

ISBN：	9787113027506	出版時間：	1997-10-01	包裝：	精裝
開本：	21cm	頁數(shù)：	142	字?jǐn)?shù)：

內(nèi)容簡介

　　內(nèi)容簡介本書的第一章至第三章是VHDL基礎(chǔ)，即圍繞行為模型、結(jié)構(gòu)模型和時間模型三種模型闡述基本概念、語法規(guī)則及模型的組織，第四章講述模型綜合的初步概念和綜合工具，第五章介紹一個深入學(xué)習(xí)的樣例。本書適用于電子系統(tǒng)設(shè)計領(lǐng)域的工程技術(shù)人員，也可作為高等院校參考教材。

作者簡介

暫缺《VHDL語言及其應(yīng)用》作者簡介

圖書目錄

     目錄
   第一章硬件模型概述
    1.1結(jié)構(gòu)模型
    1.2行為描述模型
    1.3離散事件時間模型
   第二章基本的VHDL編程語言
    2.1VHDL中預(yù)定義的基本詞法元素
    2.1.1注釋句
    2.1.2標(biāo)識符
    2.1.3數(shù)
    2.1.4字符
    2.1.5字符串
    2.1.6位串BitString和位向量Bit—Vector
    2.2數(shù)據(jù)類型和對象
    2.2.1整數(shù)類型
    2.2.2浮點數(shù)類型
    2.2.3物理類型
    2.2.4枚舉類型
    2.2.5數(shù)組和記錄
    2.2.6子類型
    2.2.7預(yù)定義屬性
    2.3運(yùn)算符
    2.3.1邏輯運(yùn)算符
    2.3.2關(guān)系運(yùn)算符
    2.3.3算述運(yùn)算符
    2.3.4并置運(yùn)算符&
    2.3.5賦值運(yùn)算符
    2.3.6結(jié)合運(yùn)算符＝＞
    2.4順序語句
    2.4.1IF語句的概念
    2.4.2CASE語句
    2.5循環(huán)語句
    2.5.1WHILE語句
    2.5.2FOR語句
    2.6等待語句
    2.7斷言語句
    2.8子程序
    2.9程序包聲明和包體
   第三章 VHDL模型的組織
    3.1VHDL主要構(gòu)造
    3.2結(jié)構(gòu)化描述
    3.2.1實體聲明中的端口和構(gòu)件端口
    3.2.2塊語句
    3.3結(jié)構(gòu)體的行為描述
    3.3.1語句順序性和語句并行性
    3.3.2信號賦值和變量賦值
    3.3.3信號決斷和總線
    3.4模型的組織
    3.4.1設(shè)計庫
    3.4.2配置說明
   第四章 VHDL綜合工具
    4.1基于VHDL的綜合編譯器
    4.1.1可利用的設(shè)計庫和程序包
    4.1.2設(shè)計舉例：簡化的飲料機(jī)控制器專用電路
    4.2高級綜合工具
    4.2.1結(jié)構(gòu)化綜合工具AMICAL
    4.2.2綜合過程
   第五章 VHDL應(yīng)用樣例
    5.1DP32的技術(shù)條件及預(yù)定義程序包
    5.1.1DP32指令集
    5.1.2總線結(jié)構(gòu)和時序
    5.1.3數(shù)據(jù)類型程序包
    5.2實體聲明
    5.3行為描述模型
    5.4測試臺
    5.5寄存器傳輸級（RTL）結(jié)構(gòu)
    5.5.1DP32的RTL結(jié)構(gòu)文件
    5.5.2配置RTL測試臺
   附錄A VHDL的BNF格式
   附錄B 幫助記憶