CMOS 集成電路設計

     目 錄
   前言
   第1章 集成電路設計概論
    1.1集成電路（IC）的發(fā)展
    1.2IC的設計要求
    1.3IC的分類及其制造工藝
    1.3.1IC的分類
    1.3.2IC的制造工藝
    1.4電子設計自動化（EDA）技術的發(fā)展
    1.5VLSI的層次化、結(jié)構(gòu)化設計
    1.5.1VLSI設計的描述域和層次
    1.5.2行為描述
    1.5.3結(jié)構(gòu)描述
    1.5.4物理描述
    1.5.5IC設計流程
   第2章 CMOS工藝及版圖
    2.1工藝概述和類型
    2.1.1工藝概述
    2.1.2 工藝類型
    2.2集成電路制造主要工藝
    2.2.1氧化工藝
    2.2.2光刻工藝
    2.2.3摻雜工藝
    2.2.4金屬化工藝
    2.2.5掩膜版制造
    2.3CMOS工藝
    2.3.1CMOS工藝類別
    2.3.2硅柵MOS工藝（簡化）
    2.3.3N阱CMOS工藝（簡化）
    2.3.4 雙阱CMOS工藝
    2.4版圖設計規(guī)則
    2.4.1設計規(guī)則的作用
    2.4.2幾何設計規(guī)則
    2.5電學設計規(guī)則
    2.5.1分布電阻模型及其計算
    2.5.2分布電容模型及其計算
    習題與思考題
    本章附錄 典型N阱CMOS主要工藝步驟
   第3章 MOS晶體管與CMOS模擬電路基礎
    3.1MOS晶體管模型
    3.1.1NMOS管的I－V特性
    3.1.2PMOS管的I－V特性
    3.1.3閾值電壓
    3.1.4MOS管的小信號模型
    3.1.5MOS管的亞閾值模型
    3.2CMOS模擬電路的基本模塊
    3.2.1MOS開關
    3.2.2有源電阻
    3.2.3電流阱和電流源
    3.2.4鏡像電流源
    3.2.5電壓基準和電流基準
    3.3CM OS放大器
    3.3.1反相放大器
    3.3.2共源－共柵放大器
    3.3.3CMOS差動放大器
    3.4運算放大器
    3.4.1運算放大器的特點
    3.4.2兩級運算放大器
    3.4.3共源－共柵運算放大器
    3.4.4帶輸出級的運算放大器
    3.5比較器
    3.5.1比較器特性
    3.5.2差動比較器
    3.5.3兩級比較器
    3.5.4箝位比較器與遲滯比較器
    3.5.5采用正反饋的比較器
    3.5.6自動調(diào)零
    習題與思考題
   第4章 CMOS 數(shù)字電路中的基本門電路
    4.1MOS開關及CMOS傳輸門
    4.1.1MOS 開關
    4.1.2CMOS開關（傳輸門）
    4.2CMOS反相器
    4.2.1CMOS反相器直流傳輸特性
    4.2.2CMOS反相器的負載特性
    4.3CMOS邏輯門——或非門和與非門
    4.3.1CMOS或非門
    4.3.2CMOS與非門
    4.4信號傳輸延遲
    4.4.1CMOS反相器的延遲
    4.4.2連線延遲
    4.4.3邏輯扇出延遲
    4.4.4大電容負載驅(qū)動電路
    4.5CMOS電路的功率損耗
    4.5.1靜態(tài)功耗PD
    4.5.2動態(tài)功耗
    4.6CMOS邏輯門的噪聲容限
    4.6.1CMOS反相器的噪聲容限
    4.6.2CMOS與非門的噪聲容限
    4.6.3CMOS或非門的噪聲容限
    4.6.4“對稱”噪聲容限
    習題與思考題
    本章附錄 典型P阱CMOS工藝參數(shù)（3μm工藝）
   第5章 模擬系統(tǒng)設計
    5.1模擬信號處理
    5.2數(shù)－模（D/A）轉(zhuǎn)換器
    5.2.1D/A轉(zhuǎn)換器原理和技術性能
    5.2.2權電阻D/A轉(zhuǎn)換器
    5.2.3倒置R－2R梯形D/A轉(zhuǎn)換器
    5.2.42N個電阻及開關樹D/A轉(zhuǎn)換器
    5.2.5權電容D/A轉(zhuǎn)換器
    5.2.6組合式D/A轉(zhuǎn)換器
    5.2.7串行D/A轉(zhuǎn)換器
    5.3模－數(shù)（A/D）轉(zhuǎn)換器
    5.3.1A/D轉(zhuǎn)換器的原理及技術性能
    5.3.2采樣－保持（S/H）電路
    5.3.3串行A/D轉(zhuǎn)換器
    5.3.4逐次逼近A/D轉(zhuǎn)換器
    5.3.5算法A/D轉(zhuǎn)換器
    5.3.6并行A/D轉(zhuǎn)換器
    5.3.7流水線（pipeline）A/D轉(zhuǎn)換器
    5.3.8過采樣∑－△A/D轉(zhuǎn)換器
    5.4連續(xù)時間濾波器
    5.4.1低通濾波器
    5.4.2高通濾波器
    5.4.3帶通濾波器
    5.5開關電容濾波器
    5.5.1開關電容電路
    5.5.2無源RLC開關電容濾波器
    5.5.3Z域綜合技術
    習題與思考題
   第6章 數(shù)字系統(tǒng)設計
    6.1MOS時鐘電路
    6.1.1單相MOS時鐘電路
    6.1.2兩相MOS時鐘電路
    6.1.3三相重疊MOS時鐘電路
    6.2CMOS邏輯結(jié)構(gòu)
    6.2.1CMOS互補邏輯
    6.2.2傳輸管邏輯
    6.2.3鐘控CMOS邏輯
    6.2.4動態(tài)CMOS邏輯
    6.2.5CMOS多米諾（domino）邏輯
    6.2.6NP多米諾（domino）邏輯（拉鏈CMOS）
    6.2.7邏輯設計
    6.3微處理器系統(tǒng)
    6.3.1控制器
    6.3.2 數(shù)據(jù)通道
    習題與思考題
   第7章 硬件描述語言VHDL基礎
    7.1VHDL簡介
    7.1.1VHDL的特征
    7.1.2VHDL的歷史背景
    7.1.3VHDL的使用范圍
    7.1.4使用VHDL設計VLSI的流程
    7.2VHDL語言的基本結(jié)構(gòu)
    7.2.1實體說明
    7.2.2結(jié)構(gòu)體
    7.2.3配置（ CON FIGU RAT ION ）
    7.2.4程序包和庫
    7.2.5VHDL的標識符
    7.2.6VHDL詞法
    7.3VHDL語言的數(shù)據(jù)類型和運算符
    7.3.1對象
    7.3.2VHDL語言的數(shù)據(jù)類型
    7.3.3VHDL語言的運算符
    7.4VHDL語言結(jié)構(gòu)體的描述方式
    7.4.1結(jié)構(gòu)描述
    7.4.2數(shù)據(jù)流描述
    7.4.3行為描述
    7.5VHDL語言的順序語句
    7.5.1變量賦值語句
    7.5.2信號賦值語句
    7.5.3IF語句
    7.5.4CASE語句
    7.5.5循環(huán)（LOOP）語句
    7.5.6NEXT語句
    7.5.7EXIT語句
    7.5.8斷言語句
    7.5.9WAIT語句
    7.5.10過程調(diào)用語句
    7.5.11RETURN語句
    7.5.12NULL語句
    7.6VHDL并行語句
    7.6.1進程語句
    7.6.2信號賦值語句
    7.6.3并行過程調(diào)用
    7.6.4元件例化語句
    7.6.5生成語句
    7.6.6塊語句
    7.6.7保護塊
    7.7子程序和屬性
    7.7.1子程序
    7.7.2預定義屬性
    7.8VHDL激勵和測試基準（testbench）
    7.8.1VHDL激勵信號
    7.8.2測試基準描述
    7.8.3交通燈控制器VHDL例子
    習題與思考題
    本章附錄 IEEESTANDARD程序包
   附錄 國內(nèi)外常用數(shù)字邏輯電路符號對照表
   主要參考文獻