123,123,123

內(nèi)容簡(jiǎn)介

　　本書(shū)介紹現(xiàn)代數(shù)字電子系統(tǒng)設(shè)計(jì)中使用的在系統(tǒng)編程技術(shù)，全書(shū)共分三篇。第一篇介紹PLD的工作原理、分類(lèi)，著重介紹現(xiàn)場(chǎng)可編程CPLD的原理、特點(diǎn)、發(fā)展趨勢(shì)，及其與現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的比較和選用。在ispLSI器件的開(kāi)發(fā)與編程一章中除介紹ISP器件的設(shè)計(jì)流程外，還對(duì)邏輯電路的語(yǔ)言（ABEL）描述方法、Synario的源文件格式以及如何編寫(xiě)測(cè)試向量文件和調(diào)用宏器件作了介紹；在VHDL語(yǔ)言一章中介紹了VHDL語(yǔ)言的基本知識(shí)及其應(yīng)用實(shí)例。第二篇為在系統(tǒng)編程實(shí)習(xí)，主要介紹ISP Synario System開(kāi)發(fā)工具的使用，分別提供了組合電路和時(shí)序電路設(shè)計(jì)實(shí)例和若干設(shè)計(jì)課題。第三篇在介紹適合PLD的邏輯設(shè)計(jì)技巧的基礎(chǔ)上重點(diǎn)介紹數(shù)字系統(tǒng)自頂向下的模塊化設(shè)計(jì)方法，并提供了設(shè)計(jì)實(shí)例和課題。附錄則對(duì)Lattice系統(tǒng)庫(kù)中宏器件的名稱(chēng)、格式和功能作了必要的說(shuō)明。本書(shū)是從事電子產(chǎn)品開(kāi)發(fā)和生產(chǎn)的工程技術(shù)人員以及其他應(yīng)用電子技術(shù)的科研人員學(xué)習(xí)、掌握在系統(tǒng)編程技術(shù)的必備參考書(shū)。也可作為大專(zhuān)院校電子類(lèi)專(zhuān)業(yè)開(kāi)設(shè)有關(guān)選修課、實(shí)驗(yàn)課、數(shù)字系統(tǒng)課程設(shè)計(jì)等課程以及進(jìn)行企業(yè)培訓(xùn)的合適教材。

作者簡(jiǎn)介

暫缺《在系統(tǒng)編程技術(shù)及其應(yīng)用》作者簡(jiǎn)介

圖書(shū)目錄

0 緒論
0.1 數(shù)字系統(tǒng)的概念
0.2 現(xiàn)代數(shù)字系統(tǒng)的實(shí)現(xiàn)手段
0.3 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法
0.4 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)過(guò)程
第一篇在系統(tǒng)編程技術(shù)
1 PLD概述
1.1 PLD的基本結(jié)構(gòu)
1.2 PLD的分類(lèi)
2 PAL和GAL的原理與使用
2.1 PAL的原理與使用
2.2 GAL的原理與特點(diǎn)
3 HDPLD的原理與使用
3.1 陣列型HDPLD
3.2 Lattice pLSI/isLSI1016簡(jiǎn)介
3.3 FPGA的原理與特點(diǎn)
3.4 FPGA與HDPLD的比較和選用
4 PLD的開(kāi)發(fā)與在系統(tǒng)編程技術(shù)
4.1 PLD的開(kāi)發(fā)過(guò)程
4.2 在系統(tǒng)編程技術(shù)
4.3 互連的在系統(tǒng)編程
4.4 在系統(tǒng)編程技術(shù)對(duì)數(shù)字系統(tǒng)的貢獻(xiàn)
4.5 在系統(tǒng)編程的未來(lái)
5 isPSI的開(kāi)發(fā)與編程
5.1 ispLIS的開(kāi)發(fā)工具
5.2 ISP器件的設(shè)計(jì)流程
5.3 邏輯電路的語(yǔ)言描述
5.4 源文件的編寫(xiě)格式
5.5 測(cè)試向量及其序列的編排
5.6 宏器件及其調(diào)用
6 VHDL語(yǔ)言
6.1 引言
6.2 VHDL的基本結(jié)構(gòu)
6.3 VHDL的數(shù)據(jù)類(lèi)型和常用語(yǔ)句
6.4 常用電路的VHDL描述
6.5 VHDL設(shè)計(jì)舉例
第二篇在系統(tǒng)編程實(shí)習(xí)
7 實(shí)習(xí)的環(huán)境
7.1 必備環(huán)境
7.2 SE-1型數(shù)字系統(tǒng)實(shí)驗(yàn)板
8 isp Synario System的操作
8.1 設(shè)計(jì)開(kāi)始
8.2 原理圖輸入方式
8.3 ABEL-HDL語(yǔ)言輸入方式
8.4 ABEL-HDL語(yǔ)言與原理圖混合輸入方式
8.5 邏輯仿真（模擬）
8.6 引腳鎖定、JED文件生成與下載編程
8.7 用IDCD軟件下載編程
8.8 實(shí)驗(yàn)
9 組合電路與時(shí)序電路的設(shè)計(jì)實(shí)習(xí)
9.1 組合電路設(shè)計(jì)實(shí)例——GRAY/BIN變換電路
9.2 組合邏輯電路設(shè)計(jì)實(shí)習(xí)課程
9.3 時(shí)序邏輯電路設(shè)計(jì)實(shí)例——可變模計(jì)數(shù)器
9.4 時(shí)序邏輯電路設(shè)計(jì)實(shí)習(xí)課程
第三篇現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)
10 適合PLD的邏輯設(shè)計(jì)
10.1 門(mén)、觸發(fā)器級(jí)設(shè)計(jì)
10.2 模塊級(jí)設(shè)計(jì)
11 數(shù)字系統(tǒng)設(shè)計(jì)
11.1 確定初步方案
11.2 確定詳細(xì)方案
11.3 具體電路設(shè)計(jì)
11.4 系統(tǒng)設(shè)計(jì)實(shí)例
12 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)習(xí)
12.1 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)習(xí)實(shí)例
12.2 數(shù)字系統(tǒng)設(shè)計(jì)課程
附錄A Lattice系統(tǒng)宏
附錄B 縮略語(yǔ)詞匯表
參考文獻(xiàn)