VHDL程序設(shè)計(jì)（第二版）

定　價(jià)：￥37.00

作　者：	曾繁泰，陳美金著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	EDA工程系列叢書
標(biāo)　簽：	VHDL

購買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥29.60)

ISBN：	9787302038962	出版時(shí)間：	2001-01-01	包裝：	精裝
開本：	26cm	頁數(shù)：	420	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《VHDL程序設(shè)計(jì)》是EDA工程系列叢書之二。VHDL硬件描述語言是數(shù)字電路設(shè)計(jì)者、大規(guī)模專用集成電路（ASIC）設(shè)計(jì)者與電子設(shè)計(jì)自動(dòng)化（EnA）工具之間的接口語言，是現(xiàn)代電子設(shè)計(jì)的基礎(chǔ)語言。硬件描述語言種類很多，成為IEEE標(biāo)準(zhǔn)的語言有兩種：VHDL和VerilogHDL。本書從語法規(guī)則、程序結(jié)構(gòu)兩個(gè)方面介紹VHDL語言，重點(diǎn)介紹VHDL語言基礎(chǔ)及其程序設(shè)計(jì)。第一篇語法基礎(chǔ)介紹了VHDL語言的對(duì)象、數(shù)據(jù)類型、基本語句、程序結(jié)構(gòu)。第二篇程序設(shè)計(jì)從應(yīng)用角度介紹常見基本模塊的設(shè)計(jì)方法，對(duì)一些有實(shí)用價(jià)值、有重復(fù)可利用潛力的模塊（D）、計(jì)算機(jī)系統(tǒng)模塊做了介紹。同時(shí)介紹了建立自有知識(shí)產(chǎn)權(quán)的IP模塊的方法。第一篇力求概念清楚，第二篇力求實(shí)踐豐富。本書可以作為電子類、計(jì)算機(jī)類專業(yè)的高年級(jí)本科生、研究生的教材或教學(xué)參考書，也可以作為數(shù)字電路設(shè)計(jì)人員、大規(guī)模專用集成電路（ASIC）設(shè)計(jì)人員的工具書和參考書。

作者簡(jiǎn)介

暫缺《VHDL程序設(shè)計(jì)（第二版）》作者簡(jiǎn)介

圖書目錄

第一篇  VHDL語言基礎(chǔ)
   第1章  概述
     1. 1  硬件描述語言的誕生
     1. 2  HDL語言的種類
     1. 3  VHDL語言開發(fā)環(huán)境及硬件平臺(tái)
   第2章  VHDL程序結(jié)構(gòu)
     2. 1  VHDL程序基本結(jié)構(gòu)
     2. 1. 1  實(shí)體的組織和設(shè)計(jì)方法
     2. 1. 2  實(shí)體說明
     2. 1. 3  類屬說明
     2. 1. 4  端口說明
     2. 1. 5  實(shí)體說明部分
     2. 1. 6  實(shí)體說明語句部分
     2. 2  結(jié)構(gòu)體
     2. 2. 1  結(jié)構(gòu)體命名
     2. 2. 2  定義語句
     2. 2. 3  并行處理語句
     2. 3  結(jié)構(gòu)體的3種描述方法
     2. 3. 1  結(jié)構(gòu)體的行為描述
     2. 3. 2  結(jié)構(gòu)體的數(shù)據(jù)流描述法
     2. 3. 3  結(jié)構(gòu)體的結(jié)構(gòu)化描述法
     2. 4  結(jié)構(gòu)體的3種子結(jié)構(gòu)設(shè)計(jì)方法
     2. 4. 1  采用多進(jìn)程描述復(fù)雜結(jié)構(gòu)體的方法
     2. 4. 2  采用多模塊描述復(fù)雜結(jié)構(gòu)體的方法
     2. 4. 3  采用于程序調(diào)用的結(jié)構(gòu)體描述法
   第3章  VHDL語言的客體及其分類
     3. 1  標(biāo)識(shí)符
     3. 1. 1  短標(biāo)識(shí)符
     3. 1. 2  擴(kuò)展標(biāo)識(shí)符
     3. 2  對(duì)象
     3. 2. 1  常量
     3. 2. 2  變量
     3. 2. 3  信號(hào)
     3. 2. 4  文件
     3. 3  數(shù)據(jù)類型
     3. 3. 1  標(biāo)準(zhǔn)定義的數(shù)據(jù)類型
     3. 3. 2  用戶定義的數(shù)據(jù)類型
     3. 4  類型轉(zhuǎn)換
     3. 4. 1  用類型標(biāo)記法實(shí)現(xiàn)類型轉(zhuǎn)換
     3. 4. 2  用函數(shù)法進(jìn)行類型轉(zhuǎn)換
     3. 4. 3  用常數(shù)實(shí)現(xiàn)的類型變換
     3. 4. 4  數(shù)據(jù)類型的限定
     3. 4. 5  IEEE標(biāo)準(zhǔn)數(shù)據(jù)類型“std_logic”和“std_logic_vector"
     3. 5  詞法單元
     3. 5. 1  注釋
     3. 5. 2  數(shù)字
     3. 5. 3  字符和字符串
     3. 5. 4  位串
     3. 6  運(yùn)算操作符
     3. 6. 1  邏輯運(yùn)算符
     3. 6. 2  算術(shù)運(yùn)算符
     3. 6. 3  關(guān)系運(yùn)算符
     3. 6. 4  并置運(yùn)算符
     3. 6. 5  操作符的運(yùn)算優(yōu)先級(jí)
   第4章  VHDL語法基礎(chǔ)
     4. 1  并行語句
     4. 1. 1  進(jìn)程語句(Process)
     4. 1. 2  WAIT語句
     4. 1. 3  Block語句
     4. 1. 4  過程和過程調(diào)用語句(CONCURRENT PROCEDURE CALL)
     4. 1. 5  并行斷言語句(ASSERT)
     4. 1. 6  并行信號(hào)賦值語句CONCRRENT SIGNAL ASSIGNMENT)
     4. 1. 7  信號(hào)代入語句(SIGNAL ASSIGNMENT)
     4. 1. 8  參數(shù)傳遞語句(GENERIC)
     4. 1. 9  通用模塊. 元件調(diào)用語句(COMPONENT)
     4. 1. 10  端口映射語句(PORT MAP)
     4. 1. 11  生成語句(GENERATE)
     4. 2  順序語句
     4. 2. 1  IF語句
     4. 2. 2  CASE語句
     4. 2. 3  LOOP語句
     4. 2. 4  用LOOP循環(huán)控制的NEXT語句
     4. 2. 5  EXIT語句
     4. 2. 6  RETURN語句
     4. 2. 7  REPORT語句
     4. 2. 8  NULL語句
     4. 3  命名規(guī)則及注釋
   第5章  屬性的描述與定義
     5. 1  預(yù)定義屬性
     5. 2  數(shù)值類屬性函數(shù)
     5. 2. 1  一般數(shù)據(jù)的數(shù)值屬性函數(shù)
     5. 2. 2  數(shù)組的數(shù)值屬性函數(shù)
     5. 2. 3  塊的數(shù)值屬性函數(shù)
     5. 3  屬性函數(shù)
     5. 3. 1  數(shù)據(jù)類型的屬性函數(shù)
     5. 3. 2  數(shù)組的屬性函數(shù)
     5. 3. 3  信號(hào)的屬性函數(shù)
     5. 4  帶屬性函數(shù)的信號(hào)
     5. 4. 1  signal'DELAYED(time)屬性函數(shù)的信號(hào)
     5. 4. 2  帶有signal'STABLE(time)屬性函數(shù)的信號(hào)
     5. 4. 3  含有signal'QUIET屬性函數(shù)的信號(hào)
     5. 4. 4  帶有signal'TRANSACTlON屬性函數(shù)的信號(hào)
     5. 5  數(shù)據(jù)類型的屬性函數(shù)
     5. 6  數(shù)據(jù)區(qū)間的屬性函數(shù)
     5. 7  ATTRIBUTE語句
   第6章  信號(hào)處理
     6. 1  信號(hào)的驅(qū)動(dòng)源
     6. 2  信號(hào)的延遲
     6. 2. 1  信號(hào)的慣性延遲(INERTIAL)
     6. 2. 2  信號(hào)的傳輸延遲(TRANSPORT)
     6. 3  仿真周期
     6. 4  信號(hào)的6延遲
     6. 4. 1  6延遲的意義. 用途及使用方法
     6. 4. 2  延緩進(jìn)程(POSTPONED)
   第7章  VHDL程序設(shè)計(jì)基礎(chǔ)
     7. 1  層次化設(shè)計(jì)方法概述
     7. 2  庫(libraries)
     7. 2. 1  庫的概念及語法
     7. 2. 2  庫的分類
     7. 3  程序包(PACKAGES)
     7. 3. 1  程序包說明
     7. 3. 2  程序包體
     7. 3. 3  常用資源庫中的程序包
     7. 4  子程序
     7. 4. 1  函數(shù)(FUNCTION)
     7. 4. 2  過程
     7. 5  文件輸入／輸出程序包TEXTIO
     7. 6  元件例化
     7. 6. 1  構(gòu)造元件
     7. 6. 2  構(gòu)造程序包
     7. 6. 3  用戶構(gòu)造元件庫
     7. 6. 4  元件的調(diào)用
   第8章  配置
     8. 1  默認(rèn)連接和默認(rèn)配置
     8. 2  配置說明
     8. 2. 1  元件配置
     8. 2. 2  實(shí)體—結(jié)構(gòu)體對(duì)的元件配置
     8. 2. 3  端口映射
     8. 2. 4  實(shí)體映射
     8. 3  塊的配置
     8. 4  結(jié)構(gòu)體的配置
     8. 5  配置說明的參數(shù)指定功能(Generic)
     8. 5. 1  在結(jié)構(gòu)體中用Generic作參數(shù)指定
     8. 5. 2  在配置說明中用Generic作參數(shù)指定
   第9章  子程序重載