數(shù)字電路基礎(chǔ)

第一章 數(shù)字電路基礎(chǔ)知識(shí)
1.1 概述
1.1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.2 數(shù)字電路的應(yīng)用
1.2 晶體管的開(kāi)關(guān)特性
1.2.1 二極管的開(kāi)關(guān)特性
1.2.2 三極管的開(kāi)關(guān)特性
1.3 反相器
1.3.1 反相器電路組成及工作原理
1.3.2 反相器截止與飽和條件
1.3.3 反相器的改進(jìn)電路
1.3.4 反相器的帶負(fù)載能力
1.4 數(shù)制與BCD碼
1.4.1 數(shù)的表示方法
1.4.2 二進(jìn)制數(shù)和十進(jìn)制數(shù)的相互轉(zhuǎn)換
1.4.3 二-十進(jìn)制編碼（BCD碼）
1.5 邏輯代數(shù)
1.5.1 基本概念和基本邏輯運(yùn)算
1.5.2 邏輯代數(shù)的基本運(yùn)算規(guī)律
1.5.3 邏輯函數(shù)的表示方法
1.6 邏輯函數(shù)的化簡(jiǎn)
1.6.1 邏輯函數(shù)的標(biāo)準(zhǔn)形式
1.6.2 邏輯函數(shù)的公式化簡(jiǎn)潔
1.6.3 邏輯函數(shù)的卡諾留化簡(jiǎn)潔
1.6.4 具有約束的邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
思考題和習(xí)題
第二章 集成邏輯門電路
2.1 TTL與非門
2.1.1 概況
2.1.2 典型的TTL與非門
2.1.3 TTL與非門的電特性
2.2 TTL與非門的改進(jìn)
2.2.1 有源泄放的TTL與非門
2.2.2 抗飽和TTL電路（STTL電路）
2.2.3 低功耗肖特基TTL與非門（LSTTL）
2.3 其他類型TTL門電路
2.3.1 集電極開(kāi)路與非門（OC門）
2.3.2 三態(tài)輸出與非門（TS）
2.3.3 異或門和與或非門
2.4 MOS門電路
2.4.1 NMOS反相器
2.4.2 CMOS反相器
2.4.3 NMOS門電路
2.4.4 CMOS門電路
2.5 TTL與CMOS門使用注意事項(xiàng)
2.5.1 TTL集成電路使用注意事項(xiàng)
2.5.2 CMOS電路使用注意事項(xiàng)
2.6 電平轉(zhuǎn)換電路接口
2.6.1 TTL到CMOS的接口
2.6.2 CMOS到TTL的接口
2.6.3 CMOS到晶體管（雙極型）的接口
2.6.4 CMOS到NMOS的接口
本章小結(jié)
思考題和習(xí)題
第三章 組合邏輯電路
3.1 組合邏輯電路的分析和設(shè)計(jì)方法
3.1.1 組合邏輯電路的定義及特點(diǎn)
3.1.2 組合邏輯電路的分析方法
3.1.3 組合邏輯電路的設(shè)計(jì)方法
3.2 編碼器
3.2.1 編碼器的分類及其特點(diǎn)
3.2.2 二進(jìn)制編碼器
3.2.3 二-十進(jìn)制編碼器（BCD碼編碼器）
3.2.4 優(yōu)先編碼器
3.2.5 集成編碼器
3.3 譯碼器
3.3.1 譯碼器的分類及特點(diǎn)
3.3.2 二進(jìn)制譯碼器
3.3.3 二十進(jìn)制譯碼器
3.3.4 顯示澤碼器
3.3.5 中規(guī)模集成的BCD七段顯示譯碼器
3.3.6 譯碼器的應(yīng)用
3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.4.1 數(shù)據(jù)選擇器
3.4.2 數(shù)據(jù)分配器
3.5 基本運(yùn)算電路
3.5.1 半加器
3.5.2 全加器
3.5.3 多位加法器
3.6 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
3.6.1 競(jìng)爭(zhēng)冒險(xiǎn)的概念及其產(chǎn)生原因
3.6.2 冒險(xiǎn)現(xiàn)象的檢查方法
3.6.3 冒險(xiǎn)現(xiàn)象的消除方法
本章小結(jié)
思考題和習(xí)題
第四章 觸發(fā)器
4.1 觸發(fā)器的功能描述及分類
4.1.1 描述觸發(fā)器邏輯功能的方法
4.1.2 觸發(fā)器的分類
4.2 基本RS觸發(fā)器
4.2.1 與非門型基本s觸發(fā)器
4.2.2 或非門型基本RS觸發(fā)器
4.2.3 基本RS觸發(fā)器的特點(diǎn)
4.3 時(shí)鐘同步的觸發(fā)器
4.3.1 同步RS觸發(fā)器
4.3.2 同步D觸發(fā)器
4.3.3 同步JK觸發(fā)器
4.3.4 同步觸發(fā)器的空翻現(xiàn)象
4.4 主從觸發(fā)器
4.4.1 主從RS觸發(fā)器
4.4.2 主從JK觸發(fā)器
4.4.3 主從T觸發(fā)器
4.4.4 主從T’觸發(fā)器
4.4.5 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
4.4.6 集成主從JK觸發(fā)器
4.5 邊沿觸發(fā)器
4.5.1 維持阻塞D觸發(fā)器
4.5.2 TTL集成維持阻塞D觸發(fā)器
4.5.3 邊沿觸發(fā)方式和主從觸發(fā)方式的比較
4.6 TTL負(fù)邊沿JK觸發(fā)器
4.6.1 電路組成
4.6.2 工作原理
4.6.3 工作波形
4.6.4 TTL集成負(fù)邊沿JK觸發(fā)器
4.7 MOS觸發(fā)器
4.7.1 NMOS基本RS觸發(fā)器
4.7.2 NMOS同步RS觸發(fā)器
4.7.3 CMOS觸發(fā)器
4.8 不同類型觸發(fā)器之間的轉(zhuǎn)換
4.8.1 JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器和RS觸發(fā)器
4.8.2 D觸發(fā)器轉(zhuǎn)換成JK和T觸發(fā)器
4.9 使用觸發(fā)器注意事項(xiàng)及應(yīng)用實(shí)例
4.9.1 使用觸發(fā)器注意事項(xiàng)
4.9.2 應(yīng)用實(shí)例
本章小結(jié)
思考題和習(xí)題
第五章 時(shí)序邏輯電路
5.1 時(shí)序電路概述
5.1.1 時(shí)序電路的基本特點(diǎn)和結(jié)構(gòu)
5.1.2 時(shí)序邏輯功能的表述方法
5.1.3 時(shí)序電路的一般分析方法
5.2 同步計(jì)數(shù)器
5.2.1 一位二進(jìn)制計(jì)數(shù)器
5.2.2 同步二進(jìn)制計(jì)數(shù)器
5.2.3 同步二-十進(jìn)制計(jì)數(shù)器
5.2.4 同步計(jì)數(shù)器的應(yīng)用舉例
5.3 異步計(jì)數(shù)器
5.3.1 異步二進(jìn)制計(jì)數(shù)器
5.3.2 二-五-十進(jìn)制訂數(shù)器T4290
5.3.3 異步計(jì)數(shù)器C186
5.4 計(jì)數(shù)器的應(yīng)用
5.4.1 測(cè)量脈沖信號(hào)的頻率和周期
5.4.2 用計(jì)數(shù)器作乘法運(yùn)算
5.5 寄存器和移位寄存器
5.5.1 概述
5.5.2 寄存器
5.5.3 移位寄存器
5.5.4 移位寄存器的應(yīng)用
本章小結(jié)
思考題和習(xí)題
第六章 可編程邏輯器件
6.1 只讀存儲(chǔ)器（ROM）
6.1.1 概述
6.1.2 掩膜ROM
6.1.3 可編程的PROM和可擦、可寫(xiě)的只讀存儲(chǔ)器EPROM、EPROM
6.1.4 ROM的簡(jiǎn)單應(yīng)用
6.2 可編程邏輯陣列（PLA）
6.2.1 可編程還帶陣列的結(jié)構(gòu)
6.2.2 組合可編程邏輯陣列
6.2.3 時(shí)序可編程邏輯陣列
6.2.4 門陣列（GAL）
6.3 隨機(jī)存取存儲(chǔ)器（RAM）
6.3.1 RAM的結(jié)構(gòu)、工作原理及分類
6.3.2 靜態(tài)RAM的工作原理
6.3.3 動(dòng)態(tài)RAM的工作原理
6.3.4 RAM的擴(kuò)展
6.4 順序存取存儲(chǔ)器（SAM）
本章小結(jié)
思考題和習(xí)題
第七章 數(shù)／模與模／數(shù)轉(zhuǎn)換器
7.1 概述
7.1.1 數(shù)／模轉(zhuǎn)換與模／數(shù)轉(zhuǎn)換的必要性
7.1.2 模／數(shù)轉(zhuǎn)換
7.1.3 數(shù)／模轉(zhuǎn)換
7.2 數(shù)／模轉(zhuǎn)換器（DAC）
7.2.1 D／A轉(zhuǎn)換的基本原理
7.2.2 權(quán)電阻網(wǎng)絡(luò)DAC
7.2.3 T型電阻網(wǎng)絡(luò)DAC
7.2.4 倒T型電阻網(wǎng)絡(luò)DAC
7.2.5 集成DAC簡(jiǎn)介
7.2.6 DAC的主要技術(shù)指標(biāo)
7.3 模／數(shù)轉(zhuǎn)換器（ADC）
7.3.1 并行比較型ADC
7.3.2 并一串型ADC
7.3.3 逐位逼近型ADC
7.3.4 集成ADC簡(jiǎn)介
7.3.5 ADC的主要技術(shù)指標(biāo)
本章小結(jié)
思考題和習(xí)題
參考文獻(xiàn)