數(shù)字電子技術(shù)基礎(chǔ)

1　數(shù)字邏輯基礎(chǔ)
　1.1　數(shù)字電路簡(jiǎn)介
　　1.1.1　數(shù)字電路的特點(diǎn)
1.1.2　數(shù)字電路的發(fā)展和分類
　1.2　數(shù)制和碼制
1.2.1　幾種常用的數(shù)制
1.2.2　數(shù)制間的轉(zhuǎn)換
1.2.3　碼制
1.2.4　算術(shù)運(yùn)算和邏輯運(yùn)算
　1.3　基本邏輯運(yùn)算
1.3.1　基本邏輯運(yùn)算
1.3.2　復(fù)合邏輯運(yùn)算
　1.4　邏輯代數(shù)的基本定理及常用公式
1.4.1　邏輯代數(shù)的基本定理
1.4.2 邏輯代數(shù)的兩條重要規(guī)則
　1.5　邏輯函數(shù)及其表示方法
1.5.1　邏輯函數(shù)
1.5.2　邏輯函數(shù)常用的表示方法
1.5.3　邏輯函數(shù)的卡諾圖
1.5.4　邏輯函數(shù)各種表示方法之間的轉(zhuǎn)換
　1.6　邏輯函數(shù)的化簡(jiǎn)方法
1.6.1　化簡(jiǎn)的意義
1.6.2　代數(shù)化簡(jiǎn)法
1.6.3　卡諾圖化簡(jiǎn)法
1.6.4　具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)
　本章小結(jié)
　思考題和習(xí)題
2　硬件描述語(yǔ)言VHDL基礎(chǔ)
2.1　概述
2.2 VHDL的主要構(gòu)件
2.2.1　實(shí)體
2.2.2　結(jié)構(gòu)體
2.2.3　程序包
2.2.4　庫(kù)
2.3　數(shù)據(jù)類型和運(yùn)算
2.3.1　標(biāo)量數(shù)據(jù)類型
2.3.2　復(fù)合數(shù)據(jù)類型
2.3.3　IEEE標(biāo)準(zhǔn)數(shù)據(jù)類型
2.3.4　運(yùn)算及運(yùn)算符
2.4　行為和結(jié)構(gòu)描述
2.4.1　進(jìn)程
2.4.2　并發(fā)行為
2.4.3　VHDL的行為描述
2.4.4　VHDL的結(jié)構(gòu)描述
　本章小結(jié)
　思考題和習(xí)題
3　集成邏輯門(mén)電路
3.1　二、三極管開(kāi)關(guān)特性
3.1.1　二極管的開(kāi)關(guān)特性
3.1.2　三極管的開(kāi)關(guān)特性
3.1.3　場(chǎng)效應(yīng)管的開(kāi)關(guān)特性
3.2 　TTL集成邏輯門(mén)
3.2.1 TTL與非門(mén)的內(nèi)部結(jié)構(gòu)及工作原理
3.2.2　竹L與非門(mén)的外特性及有關(guān)參數(shù)
3.2.3　其它TTL集成邏輯門(mén)
3.2.4　使用TTL門(mén)的幾個(gè)實(shí)際問(wèn)題
3.3　CMOS集成門(mén)電路
3.3.1　CMOS反相器
3.3.2　CMOS傳輸門(mén)
3.4　邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題
　本章小結(jié)
　思考題和習(xí)題
4　組合邏輯電路的分析和設(shè)計(jì)
　4.1　概述
　4.2 門(mén)級(jí)組合邏輯電路的分析和設(shè)計(jì)
4.2.1　分析方法
4.2.2　設(shè)計(jì)方法
　4.3　編碼器和譯碼器
　……
5　集成觸發(fā)器
6　脈沖的產(chǎn)生與整形電路
7　時(shí)序邏輯電路的分析和設(shè)計(jì)
8　半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
9　數(shù)-模和模-數(shù)轉(zhuǎn)換
附錄A　半導(dǎo)體器件基礎(chǔ)
參考文獻(xiàn)