計算機(jī)組成原理

    第1章 概論
   1.1 計算工具的發(fā)展和Von Neumann計算機(jī)
   1.1.1 人類計算機(jī)工具的進(jìn)步
   1.1.2 Von Neumann計算機(jī)的體系結(jié)構(gòu)
   1.1.3 非Von Neumann計算機(jī)
   1.2 計算機(jī)組成原理所涉及的內(nèi)容
   1.2.1 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)
   1.2.2 計算機(jī)的分類
   本章小結(jié)
   習(xí)題一
   第2章 存儲體系
   2.1 存儲器概述
   2.1.1 存儲器基本組成
   2.1.2 存儲器分類
   2.1.3 存儲器主要性能指示
   2.2 半導(dǎo)體讀寫存儲器RAM
   2.2.1 半導(dǎo)體基本存儲單元
   2.2.2 半導(dǎo)體存儲芯片的組織
   2.3 半導(dǎo)體只讀存儲器ROM
   2.3.1 掩模只讀存儲器MROM
   2.3.2 一次性編程只讀存儲器PROM
   2.3.3 可改寫的只讀存儲器EPROM
   2.3.4 電可改寫只讀存儲器E2PROM和閃存
   2.4 主存儲器與CPU的連接
   2.4.1 CPU與MM速度的協(xié)調(diào)
   2.4.2 存儲芯片的工作時序
   2.4.3 用存儲芯片構(gòu)成主存儲器
   2.5 并行存儲器
   2.5.1 雙端口存儲器
   2.5.2 多模塊存儲器
   2.5.3 相聯(lián)存儲器
   2.6 存儲體系
   2.6.1 高速緩沖存儲器Cache
   2.6.2 虛擬存儲器
   2.6.3 三級存儲體系
   2.7 外存儲器
   2.7.1 磁記錄原理及記錄方式
   2.7.2 磁盤存儲器
   2.7.3 磁帶存儲器
   2.7.4 激光記錄原理及光盤存儲器
   本章小結(jié)
   習(xí)題二
   第3章 數(shù)值與編碼
   3.1 數(shù)值的編碼表示
   3.1.1 原碼表示
   3.1.2 補(bǔ)碼表示
   3.1.3 反碼表示
   3.1.4 移碼表示
   3.2 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
   3.3 非數(shù)值信息的表示
   3.3.1 邏輯數(shù)據(jù)
   3.3.2 字符編碼ASCII碼
   3.3.3 漢字編碼
   本章小結(jié)
   習(xí)題三
   第4章 指令系統(tǒng)
   4.1 指令
   4.1.1 指令中的地址碼格式
   4.1.2 指令中的操作碼格式
   4.1.3 尋址方式
   4.1.4 指令類型
   4.2 PC機(jī)的指令系統(tǒng)
   4.2.1 操作數(shù)的尋址方式
   4.2.2 傳送類指令
   4.2.3 算術(shù)運(yùn)算類指令
   4.2.4 邏輯運(yùn)算類指令
   4.2.5 轉(zhuǎn)向地址的尋址方式
   4.2.6 程序控制類指令
   4.2.7 標(biāo)志位操作指令
   4.3 指令系統(tǒng)的發(fā)展
   4.3.1 指令系統(tǒng)的發(fā)展演變
   4.3.2 RISC的特點(diǎn)
   本章小結(jié)
   習(xí)題四
   第5章 運(yùn)算方式與運(yùn)算器
   5.1 計算機(jī)中的非四則運(yùn)算及其實(shí)現(xiàn)
   5.1.1 邏輯運(yùn)算及算邏部件ALU
   5.1.2 移位操作及移位寄存器
   5.1.3 計數(shù)操作及同步計數(shù)器
   5.1.4 取補(bǔ)、取反操作及取補(bǔ)器
   5.2 定點(diǎn)數(shù)的加減運(yùn)算及加法器
   5.2.1 補(bǔ)碼的加減運(yùn)算及溢出判別
   5.2.2 并行加法器及先行進(jìn)位鏈
   5.2.3 移碼加減運(yùn)算
   5.2.4 二-十進(jìn)制加法運(yùn)算及加法器
   5.3 定點(diǎn)小數(shù)的乘法運(yùn)算及實(shí)現(xiàn)
   5.3.1 原碼乘法及實(shí)現(xiàn)
   5.3.2 補(bǔ)碼乘法及實(shí)現(xiàn)
   5.3.3 陣列乘法器
   5.4 定點(diǎn)小數(shù)的除法運(yùn)算及實(shí)現(xiàn)
   5.4.1 原碼除法及實(shí)現(xiàn)
   5.4.2 補(bǔ)碼除法及實(shí)現(xiàn)
   5.4.3 陣列除法器
   5.5 定點(diǎn)運(yùn)算器的組成與結(jié)構(gòu)
   5.5.1 運(yùn)算器的內(nèi)部總線結(jié)構(gòu)
   5.5.2 帶有累加器的簡單運(yùn)算器結(jié)構(gòu)
   5.5.3 單總線移位乘除的運(yùn)算器結(jié)構(gòu)
   5.5.4 三總線陣列乘除的運(yùn)算器結(jié)構(gòu)
   5.6 浮點(diǎn)四則運(yùn)算及浮點(diǎn)運(yùn)算器組成
   5.6.1 浮點(diǎn)加減運(yùn)算
   5.6.2 浮點(diǎn)乘法運(yùn)算
   5.6.3 浮點(diǎn)除法運(yùn)算
   5.6.4 浮點(diǎn)運(yùn)算器組成
   小章小結(jié)
   習(xí)題五
   第6章 程序控制原理與控制器
   6.1 控制器基本概念
   6.1.1 控制器基本組成與分類
   6.1.2 指令執(zhí)行基本過程
   6.1.3 控制器時序系統(tǒng)
   6.1.4 控制器基本控制方式
   6.2 一臺模型機(jī)的設(shè)計
   6.2.1 模型機(jī)指令系統(tǒng)與尋址方式
   6.2.2 模型機(jī)CPU及模型機(jī)硬件系統(tǒng)組成
   6.2.3 模型機(jī)時序系統(tǒng)與控制方式
   6.2.4 模型機(jī)的指令微流程
   6.2.5 模型機(jī)組合邏輯控制器的設(shè)計
   6.3 微程序控制原理
   6.3.1 微程序控制器的基本構(gòu)成和工作原理
   6.3.2 微指令編碼方式
   6.3.3 微地址產(chǎn)生方式
   6.3.4 微程序時序控制
   6.4 模型機(jī)微程序控制器的設(shè)計
   6.4.1 模型機(jī)微指令格式設(shè)計
   6.4.2 模型機(jī)微程序設(shè)計舉例
   6.5 并行處理技術(shù)
   6.5.1 指令流水線
   6，5.2 并行性概念
   6.5.3 并行處理技術(shù)的發(fā)展及多機(jī)系統(tǒng)
   本章小結(jié)
   習(xí)題六
   第7章 系統(tǒng)總線與輸入輸出控制方式
   7.1 系統(tǒng)總線
   7.1.1 總線概述
   7.1.2 系統(tǒng)總線的結(jié)構(gòu)與組成
   7.1.3 系統(tǒng)總線的操作時序和操作方式
   7.1.4 系統(tǒng)總線的爭用與仲裁
   7.2 輸入輸出概論
   7.2.1 外設(shè)的種類及與CPU的連接
   7.2.2 外設(shè)接口
   7.2.3 接口尋址
   7.3 直接程序控制方式
   7.3.1 基本概念
   7.3.2 程序查詢方式接口基本組成
   7.3.3 查詢方式程序基本結(jié)構(gòu)
   7.4 程序中斷方式
   7.4.1 中斷基本概念
   7.4.2 向量中斷法執(zhí)行步驟
   7.4.3 程序中斷方式接口構(gòu)成
   7.4.4 中斷嵌套與中斷屏蔽
   7.4.5 集中式中斷控制器及向量中斷過程圖示
   7.4.6 向量中斷方式程序基本結(jié)構(gòu)
   7.5 直接存儲器訪問（DMA）方式
   7.5.1 DMA方式基本概念
   7.5.2 DMA的傳送方式
   7.5.3 DMA接口組成
   7.6 輸入輸出處理機(jī)（IOP）方式
   7.6.1 IOP方式基本概念
   7.6.2 IOP的數(shù)據(jù)傳送方式
   7.6.3 IOP的工作過程
   本章小結(jié)
   習(xí)題七
   參考文獻(xiàn)