微型計算機原理及應用

序

前言

第1章 概述

本章學習目標
1.1 計算機和微型計算機的發(fā)展概況
1.1.1 計算機的發(fā)展
1.1.2 微型計算機的發(fā)展
1.2 微型計算機的特點和應用范圍
1.2.1 微型計算機的特點
1.2.2 微型機的應用范圍
1.3 微型計算機的基本組成
1.3.1 計算機系統(tǒng)組成
1.3.2 微型計算機的硬件組成
1.4 微型計算機中的數(shù)的編碼和字符的表示
1.4.1 二進制
1.4.2 二進制與十進制的互化
1.4.3 八進制和十六進制
1.4.4 有符號數(shù)的表示方法
1.4.5 定點數(shù)與浮點數(shù)
1.4.6 計算機中的編碼
本章小結
習題

第2章 微處理器

本章學習目標
2.1 微處理器概述
2.1.1 CPU的基本概念和組成
2.1.2 CPU主要技術參數(shù)
2.1.3 CPU主流技術術語淺析
2.2 8086／8088微處理器
2.2.1 8086的編程結構
2.1.2 8086的工作模式和引腳功能
2.2.3 8086的系統(tǒng)組成
2.2.4 8086的總統(tǒng)時序
2.3 8086指個系統(tǒng)和匯編語言
2.3.1 尋址方式
2.3.2 8086的指個系統(tǒng)
2.3.3 匯編語言程序設計
2.4 飛速發(fā)展的CPU
2.4.1 輝煌的歷程
2.4.2 潮流和未來
本章小結
習題

第3章 總線和主板

本章學習目標
3.1 總線基本概念
3.1.1 什么是總線
3.1.2 面向總線的體系結構
3.1.3 總線分類和性能指標
3.2 總線原理
3.2.1 總線的控制
3.2.2 數(shù)據(jù)傳送
3.2.3 總線仲裁
3.2.4 總驅動和其他控制
3.3 微機系統(tǒng)總線標準
3.3.1 系統(tǒng)總線標準
3.3.2 常見系統(tǒng)總線標準
3.3.3 其他總線
3.4 總線新技術
3.5 認識主板
3.6 主板結構
3.7 主板控制芯片組
3.7.1 概念及結構
3.7.2 流行芯片組
3.7.3 BIOS與CMOS
3.8 主板發(fā)展趨勢
3.8.1 主板結構的新變化
3.8.2 主板總線速度的提升
3.8.3 主板超頻穩(wěn)定性能的成熟
3.8.4 主板安全穩(wěn)定性能的增強
3.8.5 主權方便性能的提高
3.8.6 主權能源功能的改進
3.8.7 整合技術日新月異
本章小結
習題

第4章 存儲器

本章學習目標
4.1 存儲器的概念、分類和要素
4.1.1 簡介
4.1.2 半導體存儲器的分類
4.1.3 選擇存儲器件的考慮因素
4.2 隨機讀寫存儲器（RAM）
4.2.1 靜態(tài)RAM
4.2.2 動態(tài)RAM
4.2.3 幾種新型的RAM技術及芯片類型
4.3 只讀存儲器（ROM）
4.3.1 掩膜ROM
4.3.2 可擦除可編程的ROM（EPROM）
4.3.3 電可擦可編程ROM（EEROM）
4.4 CPU與存儲器的連接
4.4.1 CPU與存儲器的連接時應注意的問題
4.4.2 存儲器片選信號的產(chǎn)生方式和譯碼電路
4.4.3 CPU（8088系列）與存儲器的連接
4.5 IBM－PC/XT中的存儲器，擴展存儲器及其管理
4.5.1 存儲空間的分配
4.5.2 ROM子系統(tǒng)
4.5.3 RAM子系統(tǒng)
4.5.4 尋址范圍
4.5.5 存儲器的管理
4.5.6 高速緩存器Cache
本章小結
習題

第5章 中斷系統(tǒng)

本章學習目標
5.1 中斷系統(tǒng)基本概念
5.1.1 中斷系統(tǒng)的作用
5.1.2 中斷源
5.2 中斷的處理過程
5.2.1 中斷請求與中斷屏蔽
5.2.2 中斷優(yōu)先級排隊
5.2.3 中斷響應
5.2.4 中斷處理
5.3 IBM-PC機中斷系統(tǒng)結構
5.3.1 8086/8088CPU的中斷結構體系
5.3.2 8086/8088中斷優(yōu)先級別對中斷源的管理
5.3.3 IBM-PC/XT的中斷控制邏輯
5.3.4 IBM-PC/AT的中斷控制邏輯
5.4 Intel 8259A可編程中斷控制器
5.4.1 8259A的框圖和引腳
5.4.2 中斷觸發(fā)方式和中斷響應過程
5.4.3 工作方式
5.4.4 屏蔽中斷源的方式
5.4.5 結束中斷處理的方式
5.4.6 中斷級聯(lián)方式
5.4.7 8259A初始化命令字和操作方式命令字
5.5 中斷程序舉例
5.5.1 IBM-PC/XT機對8259A的初始化
5.5.2 IBM-PC/AT機對8259A的初始化
本章小結
習題

第6章 微型計算機接口技術

本章學習目標
6.1 微型計算機接口技術概述
6.2 輸入與輸出
6.2.1 概述
6.2.2 CPU與外設數(shù)據(jù)傳送的方式
6.3 并行數(shù)據(jù)接口
6.3.1 簡單并行口
6.3.2 8255A可編程輸入/輸出接口
6.4 串行數(shù)據(jù)接口
6.4.1 概述
6.4.2 可編程串行接口芯片8250
6.5 MA接口
6.5.1 概述
6.5.2 可編程DMA控制器Intel8237
6.6 8253可編程定時計數(shù)器
6.6.1 概述
6.6.2 8253定時計數(shù)器
6.7 數(shù)/模、模/數(shù)轉換器及其與CPU的接口
6.7.1 概述
6.7.2 數(shù)模轉換器及其與CPU的接口
6.7.3 模/數(shù)轉換器及其與CPU的接口
本章小結
習題

附錄一 ASCII碼表

附錄二 8086／8088指令系統(tǒng)一覽表

參考文獻