可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計

前言
第1章 緒論
1.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計簡介
1.2 可編輯邏輯器件的發(fā)展歷程
1.3 EDA技術(shù)的發(fā)展歷程
第2章 低密度可編程邏輯器件GAL
2.1 可編程邏輯器件的基本結(jié)構(gòu)
2.2 通用陣列邏輯GAL
2.3 GAL開發(fā)系統(tǒng)ispDesignExpert
2.4 GAL的設(shè)計實例
第3章 復(fù)雜可編程邏輯器件CPLD
3.1 ispLSI系列器件概述
3.2 ispLSI器件的結(jié)構(gòu)原理
3.3 ispLSI器件的編程
3.4 ISP器件的優(yōu)越性
3.5 在系統(tǒng)可編程數(shù)字開關(guān)GDS和互連器件GDX
3.6 在系統(tǒng)可編程模擬器件
第4章 現(xiàn)場可編程門陣列FPGA
4.1 FPGA的基本結(jié)構(gòu)
4.2 XC4000系列FPGA基本結(jié)構(gòu)
4.3 XC4000系列的配置
4.4 FPGA的性能參數(shù)
4.5 FPGA與CPLD的比較和選用
第5章 ABEL硬件描述語言
5.1 ABEL語言元素
5.2 邏輯電路的描述
5.3 語言結(jié)構(gòu)
5.4 測試向量
5.5 ABEL-HDL的設(shè)計考慮
5.6 ABEL語言設(shè)計實例
第6章 VHDL硬件描述語言
6.1 VHDL簡介
6.2 VHDL的基本結(jié)構(gòu)
6.3 結(jié)構(gòu)體的描述
6.4 包集合、庫及配置
6.5 VHDL的語言元素
6.6 VHDL的主要描述語句
6.7 常用電路的VHDL描述
第7章 ispDesignExpert設(shè)計系統(tǒng)
7.1 ISP器件的設(shè)計流程
7.2 ispDesignExpert軟件及其基本操作
7.3 原理圖輸入方式
7.4 硬件描述語言輸入
7.5 硬件描述語言與原理圖混合輸入
7.6 關(guān)于軟件的深入使用
第8章 數(shù)字系統(tǒng)設(shè)計
8.1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計簡介
8.2 數(shù)字系統(tǒng)的描述方法
8.3 狀態(tài)機設(shè)計
8.4 數(shù)字系統(tǒng)設(shè)計實例
第9章 數(shù)字電路和數(shù)字系統(tǒng)實驗
附錄
參考文獻