32位微機(jī)（Pentium）原理與接口技術(shù)

第1章  微處理機(jī)系統(tǒng)概論                  
 1. 1  微處理機(jī)的發(fā)展                  
 1. 2  微處理機(jī)體系結(jié)構(gòu)                  
 1. 2. 1  運(yùn)算器                  
 1. 2. 2  控制器                  
 1. 2. 3  存儲(chǔ)器                  
 1. 2. 4  I／O設(shè)備                  
 1. 2. 5  微處理機(jī)的總線結(jié)構(gòu)                  
 1. 3  計(jì)算機(jī)數(shù)的表示                  
 1. 3. 1  字符二進(jìn)制編碼                  
 1. 3. 2  數(shù)值的表示                  
 1. 3. 3  數(shù)據(jù)單位表示                  
 1. 3. 4  表示存儲(chǔ)器容量的計(jì)量單位                  
 1. 3. 5  編址與尋址                  
 1. 4  微型計(jì)算機(jī)主要性能指標(biāo)                  
 習(xí)題                  
 第2章  Pentium系統(tǒng)結(jié)構(gòu)與原理                  
 2. 1  前言                  
 2. 1. 1  Pentium微處理機(jī)常用術(shù)語(yǔ)                  
 2. 1. 2  Pentium微處理機(jī)操作方式                  
 2. 1. 3  RISC和CISC                  
 2. 2  Pentium寄存器                  
 2. 2. 1  基本體系結(jié)構(gòu)寄存器                  
 2. 2. 2  系統(tǒng)級(jí)寄存器                  
 2. 3  CPU體系結(jié)構(gòu)                  
 2. 4  Pentium采用的新技術(shù)                  
 2. 4. 1  Pentium超標(biāo)量執(zhí)行技術(shù)                  
 2. 4. 2  Pentium整數(shù)流水線                  
 2. 4. 3  Pentium指令流水線技術(shù)                  
 2. 4. 4  指令預(yù)取                  
 2. 4. 5  指令配對(duì)規(guī)則                  
 2. 5  尋址方式                  
 2. 6  數(shù)據(jù)類型                  
 習(xí)題                  
 第3章  Pentium存儲(chǔ)管理                  
 3. 1  綜述                  
 3. 1. 1  存儲(chǔ)器系統(tǒng)                  
 3. 1. 2  存儲(chǔ)管理                  
 3. 1. 3  存儲(chǔ)器結(jié)構(gòu)                  
 3. 2  Pentium分段存儲(chǔ)管理                  
 3. 2. 1  保護(hù)方式下的平臺(tái)存儲(chǔ)管理方式                  
 3. 2. 2  多段存儲(chǔ)管理方式                  
 3. 2. 3  Pentium的段轉(zhuǎn)換                  
 3. 2. 4  存儲(chǔ)器段及其寄存器                  
 3. 2. 5  段選擇符                  
 3. 2. 6  段描述符                  
 3. 2. 7  段描述符表                  
 3. 3  分頁(yè)存儲(chǔ)管理                  
 3. 3. 1  頁(yè)轉(zhuǎn)換                  
 3. 3. 2  允許分頁(yè)位                  
 3. 3. 3  線性地址                  
 3. 3. 4  頁(yè)表                  
 3. 3. 5  頁(yè)表項(xiàng)                  
 3. 3. 6  轉(zhuǎn)換旁視緩沖存儲(chǔ)器TLB                  
 3. 4  段與頁(yè)轉(zhuǎn)換組合                  
 3. 4. 1  平臺(tái)存儲(chǔ)管理方式                  
 3. 4. 2  段覆蓋頁(yè)                  
 3. 4. 3  頁(yè)覆蓋段                  
 3. 4. 4  頁(yè)和段邊界不對(duì)準(zhǔn)                  
 3. 4. 5  頁(yè)和段邊界對(duì)準(zhǔn)                  
 3. 4. 6  每段的頁(yè)表                  
 3. 5  保護(hù)方式下的多任務(wù)處理                  
 習(xí)題                  
 第4章  高速緩沖存儲(chǔ)器                  
 4. 1  cache存儲(chǔ)器                  
 4. 1. 1  什么是cache                  
 4. 1. 2  局部性原理                  
 4. 1. 3  技術(shù)術(shù)語(yǔ)                  
 4. 1. 4  Pentium片內(nèi)cache                  
 4. 2  cache配置方案                  
 4. 2. 1  Pentium片內(nèi)cache的配置                  
 4. 2. 2  影響cache性能的因素                  
 4. 2. 3  cache大小規(guī)模和性能                  
 4. 2. 4  締合方式和性能                  
 4. 2. 5  實(shí)際cache                  
 4. 3  Pentium的cache結(jié)構(gòu)                  
 4. 4 cache操作方式                  
 4. 4. 1  數(shù)據(jù)cache                  
 4. 4. 2  數(shù)據(jù)cache更新方案                  
 4. 4. 3  指令cache                  
 4. 4. 4  cache讀寫(xiě)操作                  
 4. 4. 5  cache替換算法與規(guī)則                  
 4. 4. 6  cache寫(xiě)貫穿                  
 4. 4. 7  cache寫(xiě)回                  
 4. 5  一致性協(xié)議                  
 4. 5. 1  MESI cache一致性協(xié)議模型                  
 4. 5. 2  指令cache一致性協(xié)議                  
 習(xí)題                  
 第5章  二級(jí)cache                  
 5. 1  什么是二級(jí)cache                  
 5. 2  二級(jí)cache與一級(jí)cache的關(guān)系                  
 5. 2. 1  二級(jí)cache與一級(jí)指令cache的關(guān)系                  
 5. 2. 2  二級(jí)cache與一級(jí)數(shù)據(jù)cache的關(guān)系                  
 5. 3  統(tǒng)一的二級(jí)cache                  
 5. 3. 1  二級(jí)cache使用的MESI協(xié)議                  
 5. 3. 2  二級(jí)cache與主存儲(chǔ)器                  
 5. 3. 3  二級(jí)cache查找                  
 5. 3. 4  二級(jí)cache命中                  
 5. 3. 5  二級(jí)cache不命中                  
 5. 3. 6  二級(jí)cache的LRU算法                  
 5. 3. 7  二級(jí)cache流水線                  
 5. 4  二級(jí)cache監(jiān)視                  
 5. 5  數(shù)據(jù)傳送方式                  
 習(xí)題                  
 第6章  浮點(diǎn)部僻                  
 6. 1  綜述                  
 6. 2  浮點(diǎn)部件體系結(jié)構(gòu)                  
 6. 2. 1  數(shù)值寄存器                  
 6. 2. 2  狀態(tài)字寄存器                  
 6. 2. 3  控制字寄存器                  
 6. 2. 4  標(biāo)記字寄存器                  
 6. 2. 5  最后的指令操作碼字段                  
 6. 3  浮點(diǎn)部件流水線操作                  
 6. 3. 1  浮點(diǎn)流水線                  
 6. 3. 2  浮點(diǎn)指令的流動(dòng)                  
 6. 3. 3  安全指令的識(shí)別                  
 6. 4  計(jì)算基礎(chǔ)                  
 6. 4. 1  數(shù)字系統(tǒng)                  
 6. 4. 2  數(shù)據(jù)類型和格式                  
 6. 4. 3  舍人控制                  
 6. 4. 4  精度控制                  
 習(xí)題                  
 第7章  總線                  
 7. 1  總線的概念                  
 7. 1. 1  概念                  
 7. 1. 2  總線標(biāo)準(zhǔn)的4個(gè)特性                  
 7. 1. 3  總線分類                  
 7. 1. 4  總線操作                  
 7. 1. 5  總線配置結(jié)構(gòu)                  
 7. 2  數(shù)據(jù)傳送機(jī)制                  
 7. 2. 1  實(shí)際存儲(chǔ)器和I／O接口                  
 7. 2. 2  數(shù)據(jù)傳送機(jī)制                  
 7. 2. 3  與8位. 16位. 32位以及64位存儲(chǔ)器接口                  
 7. 3  總線周期                  
 7. 3. 1  單傳送周期                  
 7. 3. 2  成組周期                  
 7. 3. 3  中斷確認(rèn)周期                  
 7. 3. 4  專用總線周期                  
 7. 4  PCI總線                  
 7. 4. 1  PCI局部總線的特征                  
 7. 4. 2  即插即用