網(wǎng)絡處理器原理、設計與應用

前言--為什么要使用網(wǎng)絡處理器
第一部分  網(wǎng)絡處理器設計原理及標準規(guī)范
第1章  引言
  1.1  什么是網(wǎng)絡處理器
  1.2  網(wǎng)絡處理器的發(fā)展及分類
第2章  網(wǎng)絡處理與網(wǎng)絡處理器
  2.1  OSI網(wǎng)絡分層
  2.2  協(xié)議處理
    2.2.1  ATM交換模式
    2.2.2  虛擬局域網(wǎng)VLAN
    2.2.3  多協(xié)議標簽交換MPLS
    2.2.4  因特網(wǎng)協(xié)議版本4：IPv4
    2.2.5  因特網(wǎng)協(xié)議版本6：IPv6
    2.2.6  用戶數(shù)據(jù)報UDP
    2.2.7  傳輸控制協(xié)議TCP
  2.3  網(wǎng)關應用
    2.3.1  無線網(wǎng)絡與有線網(wǎng)絡接口片的網(wǎng)關
    2.3.2  網(wǎng)絡地址翻譯NAT
    2.3.3  Web"交換機"
  2.4  網(wǎng)絡流量管理與QoS
    2.4.1  連接接納控制與業(yè)務整形
    2.4.2  QoS的實現(xiàn)
    2.4.3  IP網(wǎng)中實現(xiàn)QoS的兩種典型方案
  2.5  流量計費
  2.6  其他需要考慮的應用
第3章  IP分組處理
  3.1  TCP/IP網(wǎng)絡分層結(jié)構
  3.2  IP分組處理流程
  3.3  IP分組處理的主要任務
    3.3.1  IP頭解析（header  parsing）
    3.3.2  IP分組分類與路由
    3.3.3  IP分組策略管理
    3.3.4  分組整形
    3.3.5  分組排隊
    3.3.6  鏈路調(diào)度
  3.4  IP分組傳輸?shù)腝oS實現(xiàn)
  3.5  IP分組處理--算法與結(jié)構的折中
第4章  網(wǎng)絡處理器核心功能模塊
  4.1  模式匹配
  4.2  查尋
  4.3  計算
  4.4  數(shù)據(jù)操作
  4.5  排隊管理
  4.6  控制處理
  4.7  NP處理器核的總結(jié)
第5章  網(wǎng)絡處理器論壇
  5.1  網(wǎng)絡處理器論壇簡介
  5.2  網(wǎng)絡處理器論壇的組織構成
    5.2.1  技術教育與市場推廣工作組
    5.2.2  硬件工作組
    5.2.3  軟件工作組
    5.2.4  性能測試評估任務組
第6章  NP設計參考標準：CSIX-L1
  6.1  CSIX-L1標準
  6.2  CSIX-L1體系結(jié)構
  6.3  CSIX-L1功能描述
    6.3.1  單播操作
    6.3.2  組播操作
    6.3.3  CSIX-L1流量控制
  6.4  CSIX-L1物理應用
  6.5  CSIX-L1  CF幀格式
  6.6  CSIX-L1的運行與時序
    6.6.1  啟動
    6.6.2  數(shù)據(jù)發(fā)送
    6.6.3  CSIX-L1狀態(tài)機
    6.6.4  幀遷移時序（frame  transfer  timing）
  6.7  CSIX-L1時序AC特性
  6.8  CSIX-L1直流DC特性
  6.9  CSIX-L1對NP設計的要求
第7章  NP設計標準1：流接口應用協(xié)議
  7.1  流接口應用協(xié)議NPSI簡介
  7.2  NPSI流接口結(jié)構
  7.3  NPSI基本特性
  7.4  NPSI接口信號
  7.5  NPE-NPE與NPE-Fabric接口公共功能
    7.5.1  公共數(shù)據(jù)通路操作
    7.5.2  公共流控通路操作
    7.5.3  同步丟失處理
  7.6  NPE-交換結(jié)構模式
    7.6.1  數(shù)據(jù)通路的操作
    7.6.2  尋址方式
    7.6.3  單播尋址
    7.6.4  組播尋址
    7.6.5  流控實現(xiàn)
  7.7  NPE-NPE模式
    7.7.1  數(shù)據(jù)操作模式
    7.7.2  流控的實現(xiàn)
    7.7.3  啟動參數(shù)總結(jié)
  7.8  物理層
第8章  協(xié)處理部件接口標準LA-1
  8.1  LA-1接口概述
  8.2  LA-1端口操作概述
  8.3  LA-1端口時序規(guī)范
  8.4  LA-1邏輯接口
第9章  網(wǎng)絡處理器軟件程序接口協(xié)議
  9.1  API軟件框架結(jié)構協(xié)議簡介
  9.2  API軟件框架結(jié)構模型
  9.3  服務API
  9.4  操作API
  9.5  功能API
  9.6  小結(jié)
第10章  網(wǎng)絡處理器測評技術與規(guī)范
  10.1  NPF的測評規(guī)范組
  10.2  網(wǎng)絡處理器測評體系
    10.2.1  網(wǎng)絡處理器的測評
    10.2.2  網(wǎng)絡處理器的任務和度量指標
    10.2.3  測評規(guī)范的要求
    10.2.4  系統(tǒng)測試配置
    10.2.5  測試集
  10.3  NPF的交換矩陣測評規(guī)范
    10.3.1  交換矩陣測評規(guī)范概述
    10.3.2  交換矩陣的性能測評指標體系
  10.4  交換矩陣測評流量模型
    10.4.1  CF幀和數(shù)據(jù)包
    10.4.2  包長分布
    10.4.3  數(shù)據(jù)包到達過程
    10.4.4  數(shù)據(jù)包目的地址分布
    10.4.5  組播流量與QoS流量
  10.5  IPv4轉(zhuǎn)發(fā)應用級測試實現(xiàn)協(xié)議
    10.5.1  術語
    10.5.2  測試配置
    10.5.3  基準測試
第11章  現(xiàn)有網(wǎng)絡處理器設計方案介紹
  11.1  FPP、RSP、ASI
  11.2  Au1000
  11.3  nP7XXX
  11.4  MSP5000
  11.5  SB-1250
  11.6  PXF/Toaster  2
  11.7  MTAP
  11.8  CNP810SP
  11.9  VISC
  11.10  MXT4400
  11.11  NP-1
  11.12  PowerNP
  11.13  IXP1200
  11.14  NetVortex&NVP
  11.15  C-5  DCP
  11.16  PRISM  IQ2000
  11.17  Xelerated  Packet  Devices公司（X40&T40)
  11.18  現(xiàn)有網(wǎng)絡處理器特點分析
    11.18.1  NP的并行處理分析
    11.18.2  專用處理部件比較分析
    11.18.3  NP延遲的隱藏
    11.18.4  NP的可編程性
第12章  網(wǎng)絡處理器設計方案選擇分析
  12.1  NP的結(jié)構特性及其工作原理
  12.2  網(wǎng)絡處理器NP的發(fā)展態(tài)勢
  12.3  NP設計難點分析
  12.4  設計NP需要解決的問題
第13章  NP發(fā)展展望
  13.1  應用
  13.2  結(jié)構
    13.2.1  并行處理
    13.2.2  協(xié)處理器
    13.2.3  通信結(jié)構
  13.3  映射應用到結(jié)構
  13.4  總結(jié)
第二部分  Intel  IXP1200網(wǎng)絡處理器
第14章  IXP1200體系結(jié)構概述
  14.1  IXP1200體系結(jié)構
    14.1.1  IXP1200概述
    14.1.2  IXP1200體系結(jié)構
    14.1.3  IXP1200功能模塊
    14.1.4  IXP1200體系結(jié)構特點
  14.2  StrongARM處理器概述
    14.2.1  ARM處理器和ARM處理器系列
    14.2.2  StrongARM
  14.3  微引擎
    14.3.1  概述
    14.3.2  微引擎模塊
    14.3.3  微引擎指令集
    14.3.4  執(zhí)行流水線
    14.3.5  執(zhí)行狀態(tài)
    14.3.6  微引擎編程
    14.3.7  微引擎寄存器
    14.3.8  邏輯運算單元ALU和移拉器Shifter
    14.3.9  進程切換
    14.3.10  微引擎和其他功能單元的接口
    14.3.11  處理器間通信
  14.4  PCI單元
    14.4.1  硬件描述
    14.4.2  PCI操作
    14.4.3  PCI總線地址空間
  14.5  FBI單元
    14.5.1  FBI結(jié)構
    14.5.2  Push/Pull引擎接口
    14.5.3  Scratchpad存儲器
    14.5.4  Hash單元
    14.5.5  FBI控制和狀態(tài)寄存器  CSR
    14.5.6  IX部線接口
  14.6  SDRAM單元
    14.6.1  SDRAM單元概述
    14.6.2  SDRAM接口
    14.6.3  微牙擎SDRAM傳輸
    14.6.4  PCI  SDRAM傳輸
    14.6.5  StrongARM核SDRAM傳輸
    14.6.6  SDRAM與IX總線的接口
  14.7  SRAM單元
    14.7.1  SSRAM地址空間
    14.7.2  BootROM地址空間
    14.7.3  SlowPort地址空間
    14.7.4  高級SRAM  Commands
    14.7.5  SRAM地址映射
  14.8  IXP1200系統(tǒng)設計與調(diào)試
    14.8.1  IXP1200系統(tǒng)設計概述
    14.8.2  IXP1200接口設計
    14.8.3  IXP1200系統(tǒng)調(diào)試
第15章  IXP1200程序設計與開發(fā)平臺
  15.1  StrongARM核上的程序開發(fā)簡介
  15.2  IXP1200微引擎程序開發(fā)
    15.2.1  微引擎指令系統(tǒng)
    15.2.2  微引擎程序設計
    15.2.3  微引擎程序開發(fā)平臺Developer  Workbench
    15.2.4  "Hello  World"編程實例
    15.2.5  小結(jié)
第16章  Intel  IXP1200網(wǎng)絡處理器的應用
  16.1  網(wǎng)絡整體解決方案
    16.1.1  IXP1200應用的網(wǎng)絡層次
    16.1.2  IXP120應用的網(wǎng)絡范圍
  16.2  應用舉例
    16.2.1  無線網(wǎng)絡控制器
    16.2.2  媒介網(wǎng)關MG
    16.2.3  區(qū)分服務路由器
    16.2.4  面向應用的可編程交換
第17章  基于IXP1200的IP路由器設計
  17.1  概述
  17.2  系統(tǒng)分析與設計
    17.2.1  系統(tǒng)結(jié)構
    17.2.2  系統(tǒng)硬件設計
    17.2.3  系統(tǒng)軟件設計
  17.3  實現(xiàn)
    17.3.1  橋表管理模塊
    17.3.2  路由表管理模塊
    17.3.3  PETH  driver
    17.3.4  數(shù)據(jù)轉(zhuǎn)發(fā)模塊
第18章  基于IXP1200的MPLS路由器設計
  18.1  MPLS概述
  18.2  系統(tǒng)分析與設計
    18.2.1  系統(tǒng)結(jié)構
    18.2.2  系統(tǒng)硬件設計
    18.2.3  系統(tǒng)軟件設計
  18.3  BCNL-MPLS路由器的實現(xiàn)
    18.3.1  標簽分發(fā)模塊
    18.3.2  轉(zhuǎn)發(fā)表管理模塊
    18.3.3  數(shù)據(jù)轉(zhuǎn)發(fā)模塊
第19章  基于IXP1200的安全路由器設計
  19.1  背景
  19.2  系統(tǒng)構成
  19.3  各個模塊的具體功能和設計
    19.3.1  控制平面各功能模塊
    19.3.2  數(shù)據(jù)平面各功能模塊
    19.3.3  通信模塊（CM）
附錄A  網(wǎng)絡處理器總結(jié)
附錄B  "應用/結(jié)構"映射表
附錄C  網(wǎng)絡處理器Web參考站點
附錄D  縮略語
參考文獻