單片機系統(tǒng)實用抗干擾技術

第1章 概述　1                  
 1.1　電磁兼容（EMC）的基礎知識　1                  
 1.1.1　EMI/EMC名詞和術語　1                  
 1.1.2  EMC的標準　4                  
 1.2　電磁干擾的形成因素　5                  
 1.3　干擾的分類　6                  
 1.4  電磁干擾的耦合途徑　8                  
 1.4.1  傳導耦合　9                  
 1.4.2　共阻抗耦合　9                  
 1.4.3　感應耦合　11                  
 1.4.4　輻射耦合　12                  
 1.5　單片機系統(tǒng)抗干擾設計綜述　13                  
 1.5.1　研究單片機電磁兼容性的重要性　13                  
 1.5.2　單片機系統(tǒng)電磁兼容性的特殊性　13                  
 1.5.3　單片機系統(tǒng)電磁兼容性設計的費用　15                  
 1.5.4　單片機系統(tǒng)抗干擾的主要途徑　16                  
 1.5.5　單片機系統(tǒng)電磁兼容性問題的新動向　18                  
 第2章  電子元器件的選用和裝配工藝　20                  
 2.1  可靠性與失效　20                  
 2.1.1  可靠性概述　20                  
 2.1.2　有關失效的基本概念　21                  
 2.1.3　電子元器件的失效規(guī)律　21                  
 2.2　電子元器件失效機理　22                  
 2.3　電子元器件的選用　24                  
 2.3.1　電子元器件選用準則　24                  
 2.3.2　半導體集成電路的選擇和應用　25                  
 2.3.3　半導體分立器件的選擇和應用　28                  
 2.3.4　電阻器選擇和應用　33                  
 2.3.5　電容器選擇和應用　37                  
 2.3.6　其他電子元器件的選用　43                  
 2.4　電子元器件的裝配　44                  
 2.4.1　元器件引線的預處理　44                  
 2.4.2　在印制電路板上安裝器件　46                  
 2.4.3　焊接　48                  
 2.4.4　器件在整機系統(tǒng)中的布局　50                  
 第3章  印制電路板（PCB）抗干擾技術　51                  
 3.1　印制電路板布線基礎　51                  
 3.1.1　多層板設計　52                  
 3.1.2　20-H原則　59                  
 3.1.3　接地與信號回路　60                  
 3.1.4  鏡像平面　64                  
 3.1.5　布局　66                  
 3.1.6　邏輯器件　67                  
 3.2　旁路與去耦技術　69                  
 3.2.1　諧振　69                  
 3.2.2  電容物理特征　71                  
 3.2.3　電容值選取　73                  
 3.2.4　并聯(lián)電容器　74                  
 3.2.5　電源層與地線層的電容量　75                  
 3.2.6　去耦電容的放置　77                  
 3.3　時鐘電路　78                  
 3.3.1　布局　78                  
 3.3.2　局部地線層　79                  
 3.3.3　阻抗控制　80                  
 3.3.4　傳播延遲　83                  
 3.3.5　容性負載　83                  
 3.3.6　去耦措施　85                  
 3.3.7　跡線長度　85                  
 3.3.8　反射現(xiàn)象與阻抗匹配　86                  
 3.3.9　計算去耦電容值　89                  
 3.3.10　跡線分隔和3-W原則　91                  
 3.4　互連與輸入輸出（I/O）接口　92                  
 3.4.1　布局　93                  
 3.4.2　隔離和分區(qū)　94                  
 3.4.3　濾波與接地　98                  
 3.4.4　保險　100                  
 3.5　靜電放電（ESD）保護　101                  
 3.6　熱設計　106                  
 第4章  電源的抗干擾技術　108                  
 4.1  電源系統(tǒng)概述　108                  
 4.1.1  電源系統(tǒng)的組成　108                  
 4.1.2　電源系統(tǒng)的干擾來源　109                  
 4.2  電源系統(tǒng)的一般抗干擾技術　112                  
 4.2.1　供電策略　112                  
 4.2.2　電源接地技術　113                  
 4.2.3　電源濾波技術　114                  
 4.2.4　電源系統(tǒng)的隔離技術　117                  
 4.2.5　穩(wěn)壓器的使用　119                  
 4.2.6　瞬態(tài)干擾的抑制　121                  
 4.3　開關電源的抗干擾技術　128                  
 4.3.1　開關電源的工作原理　129                  
 4.3.2　開關電源的主要干擾　129                  
 4.3.3　開關電源的抗干擾技術　131                  
 4.4　電源系統(tǒng)的異常保護法抗干擾　135                  
 4.4.1　不間斷電源UPS的應用　135                  
 4.4.2  軟硬件結合的電源異常保護　136                  
 第5章　主機系統(tǒng)的抗干擾設計　139                  
 5.1　80C51系列單片機介紹　139                  
 5.1.1  80C51系列單片機的兼容性　139                  
 5.1.2  80C51引腳功能描述　141                  
 5.1.3  80C51系列單片機的選型　142                  
 5.1.4  單片機系統(tǒng)的擴展技術　144                  
 5.2  單片機最小系統(tǒng)的構成　146                  
 5.2.1  總線型總線應用的最小系統(tǒng)結構　146                  
 5.2.2  總線型非總線應用的最小系統(tǒng)結構　147                  
 5.2.3  非總線型單片機的最小系統(tǒng)結構　147                  
 5.3  80C51時鐘系統(tǒng)設計　148                  
 5.3.1  片內振蕩器與外部諧振電路　148                  
 5.3.2  80C51單片機的空閑. 掉電工作方式　150                  
 5.4  復位電路設計　154                  
 5.4.1  單片機的復位狀態(tài)　154                  
 5.4.2  幾種復位電路設計　154                  
 5.4.3  復位電路的抗干擾設計　158                  
 5.4.4  系統(tǒng)監(jiān)控器MAX703～709/813L　159                  
 5.5  總線的抗干擾設計　163                  
 5.5.1  控制器接口的抗干擾措施　163                  
 5.5.2  存儲器部分噪聲的抑制　165                  
 5.6  系統(tǒng)裝配的抗干擾設計　166                  
 5.6.1  總體安排原則　166                  
 5.6.2  系統(tǒng)連接線注意事項　166                  
 5.6.3  系統(tǒng)防輻射措施　167                  
 第6章　接口電路抗干擾設計　169                  
 6.1  概述　169                  
 6.2 前向通道抗干擾技術　170                  
 6.2.1  前向通道的內容與結構特點　170                  
 6.2.2  前向通道設計中應考慮的問題　173                  
 6.2.3  前向通道芯片的發(fā)展方向　176                  
 6.2.4  集成運算放大器的抗干擾設計　177                  
 6.2.5  運放電路抗干擾裝配工藝　181                  
 6.2.6　微小電壓放大抗干擾措施　183                  
 6.2.7　A/D轉換電路抗干擾設計　187                  
 6.2.8  多路開關及其抗干擾設計　199                  
 6.2.9  采樣保持器　204                  
 6.2.10  隔離放大器　205                  
 6.2.11  V/F變換器　208                  
 6.2.12  V/I轉換電路　212                  
 6.3  后向通道及抗干擾設計　214                  
 6.3.1  后向通道概述　214                  
 6.3.2　開關量輸出接口設計　215                  
 6.3.3　D/A接口及其抗干擾設計　234                  
 6.3.4　典型應用實例　239                  
 6.4  人機通道的抗干擾技術　243                  
 6.4.1　單片機應用系統(tǒng)中的人機通道　243                  
 6.4.2　按鍵. 鍵盤接口的抗干擾設計　244                  
 6.4.3　顯示及顯示器接口的抗干擾技術　251                  
 6.4.4　打印機接口抗干擾技術　264                  
 6.5　相互通道的抗干擾技術　266                  
 6.5.1　單片機應用系統(tǒng)中的相互通道　267                  
 6.5.2　串行通信及其抗干擾　269                  
 6.5.3  并行通信實例及其抗干擾　289                  
 第7章  屏蔽技術　295                  
 7.1  屏蔽原理　295                  
 7.1.1  靜電屏蔽原理　295                  
 7.1.2  電磁屏蔽原理　296                  
 7.2　元器件的屏蔽　299                  
 7.2.1  電感器件的屏蔽　299                  
 7.2.2  傳感器和放大器的屏蔽　301                  
 7.3  機箱的屏蔽措施　302                  
 7.3.1　孔洞的屏蔽措施　302                  
 7.3.2　縫隙的屏蔽措施　305                  
 7.4　電纜輻射及其抑制　307                  
 7.4.1　電纜的天線效應　307                  
 7.4.2　電纜的屏蔽　307                  
 7.4.3　電纜屏蔽層的類型　308                  
 7.4.4  屏蔽層的端接方式　309                  
 7.4.5  連接器的屏蔽　310                  
 7.4.6  屏蔽電纜的接地技術　312                  
 7.4.7　濾波器的應用　318                  
 第8章　軟件的抗干擾設計　322                  
 8.1　概述　322                  
 8.1.1　單片機測控系統(tǒng)軟件的基本要求　322                  
 8.1.2　軟件抗干擾的特點　322                  
 8.1.3　軟件抗干擾的前提條件　323                  
 8.1.4　單片機系統(tǒng)抗干擾用到的軟件技術　324                  
 8.2　本質可靠性程序設計　324                  
 8.2.1　最大限度的減少程序錯誤和缺陷　325                  
 8.2.2　足夠的時序裕度　325                  
 8.3　數(shù)字量I/O通道中的軟件抗干擾　326                  
 8.3.1　數(shù)字量輸入軟件抗干擾方法　326                  
 8.3.2　數(shù)字量輸出軟件抗干擾注意事項　328                  
 8.4　軟件執(zhí)行過程中的抗干擾設計技術　329                  
 8.4.1　指令冗余技術　329                  
 8.4.2　軟件陷阱技術　330                  
 8.4.3　陷阱標志技術　333                  
 8.4.4　程序監(jiān)視定時器　333                  
 8.5　程序運行中的數(shù)據(jù)保護　336                  
 8.5.1　單片機的中斷保護　336                  
 8.5.2　系統(tǒng)的數(shù)據(jù)保護　338                  
 8.6　故障的恢復處理　343                  
 8.6.1　上電方式辨別　343                  
 8.6.2　系統(tǒng)的復位處理　344                  
 8.6.3　RAM數(shù)據(jù)的備份與糾錯　345                  
 8.6.4　程序失控后系統(tǒng)信息的恢復　346                  
 8.7　軟件容錯技術　348                  
 8.7.1　時間冗余　348                  
 8.7.2  信息冗余　348                  
 8.8　數(shù)字濾波技術　352                  
 8.8.1　數(shù)字濾波器的特點　353                  
 8.8.2　數(shù)字濾波器原理　353                  
 8.8.3　數(shù)字濾波器的實現(xiàn)　353                  
 8　總結　358                  
 第9章　單片機系統(tǒng)EMC測試及EMC故障排除技術　359                  
 9.1　單片機系統(tǒng)EMC測試　359                  
 9.1.1  測試環(huán)境　359                  
 9.1.2  測試設備　361                  
 9.1.3  測量步驟與測量方法　367                  
 9.2　電磁兼容故障排除技術　374                  
 9.2.1  傳導型問題的解決　374                  
 9.2.2  電磁兼容的容性解決方案　374                  
 9.2.3　感性. 串聯(lián)損耗電磁兼容解決方案　378                  
 9.2.4  輻射型問題的解決　382                  
 9.3  電磁兼容性新器件新材料的應用　385                  
 9.3.1　電源線濾波器　385                  
 9.3.2　信號隔離變壓器　386                  
 9.3.3　電源隔離變壓器. 電源穩(wěn)壓器和不間斷電源　386                  
 9.3.4　暫態(tài)抑制器　389                  
 9.3.5　搭接. 接地連續(xù)性和減少RF阻抗器件　390