數(shù)字電路

第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)制與碼制
1.2 邏輯代數(shù)基礎(chǔ)
1.3 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換
1.4 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
1.5 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
本章小結(jié)
思考題和習(xí)題1
第2章 組合邏輯電路基礎(chǔ)
2.1 半導(dǎo)體器件的開(kāi)關(guān)特性
2.2 基本邏輯門(mén)電路
2.3 TTL集成邏輯門(mén)
2.4 CMOS集成邏輯門(mén)電路
2.5 組合邏輯電路
2.6 組合邏輯電路的分析與設(shè)計(jì)
2.7 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
本章小結(jié)
思考題和習(xí)題2
技能要求與實(shí)訓(xùn)
第3章 組合邏輯集成電路
3.1 二進(jìn)制加法器
3.2 編碼器
3.3 譯碼器與數(shù)碼顯示器
3.4 數(shù)據(jù)選擇器
3.5 數(shù)值比較器
本章小結(jié)
思考題和習(xí)題3
技能要求與實(shí)訓(xùn)
第4章 時(shí)序邏輯電路基礎(chǔ)
4.1 時(shí)序邏輯電路概述
4.2 基本觸發(fā)器
4.3 時(shí)鐘觸發(fā)器
4.4 集成觸發(fā)器
4.5 時(shí)序邏輯電路的分析
本章小結(jié)
思考題和習(xí)題4
技能要求與實(shí)訓(xùn)
第5章 時(shí)序邏輯集成電路
5.1 計(jì)數(shù)器基礎(chǔ)
5.2 集成計(jì)數(shù)器
5.3 集成寄存器
5.4 常用時(shí)序集成電路簡(jiǎn)介
本章小結(jié)
思考題和習(xí)題5
技能要求與實(shí)訓(xùn)
第6章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
6.1 隨機(jī)存儲(chǔ)器RAM
6.2 只讀存儲(chǔ)器ROM
6.3 可編程邏輯器件PLD
6.4 高密度可編程邏輯器件HDPLD
本章小結(jié)
思考題和習(xí)題6
技能要求與實(shí)訓(xùn)
第7章 數(shù)模和模數(shù)轉(zhuǎn)換器
7.1 概述
7.2 D/A轉(zhuǎn)換器
7.3 A/D轉(zhuǎn)換器
本章小結(jié)
思考題與習(xí)題7
技能要求與實(shí)訓(xùn)
第8章 脈沖信號(hào)的產(chǎn)生與整形
8.1 概述
8.2 多諧振蕩器
8.3 單穩(wěn)態(tài)觸發(fā)器
8.4 施密特觸發(fā)器
8.5 555定時(shí)器
本章小結(jié)
思考題和習(xí)題8
技能要求與實(shí)訓(xùn)
附錄A 二進(jìn)制邏輯單元圖形符號(hào)簡(jiǎn)介（GB4728.12-85）
A.1 二進(jìn)制邏輯單元圖形符號(hào)的組成
A.2 關(guān)聯(lián)標(biāo)注法
A.3 邏輯狀態(tài)、邏輯電平與邏輯約定
附錄B 我國(guó)集成電路命名方法
附錄C 美國(guó)標(biāo)準(zhǔn)信息交換碼（ASCII）
附錄D 本書(shū)符號(hào)說(shuō)明
參考文獻(xiàn)