數(shù)字電路

第1章 數(shù)字電路基礎(chǔ)知識
1.1 數(shù)制與碼制
1.1.1 十進制數(shù)（Decimal Number）
1.1.2 二進制數(shù)（Binary Number）
1.1.3 八進制數(shù)和十六進制數(shù)（Octal Number And Hexadecimal Number）
1.1.4 進位計數(shù)制之間的轉(zhuǎn)換
1.1.5 BCD碼
1.1.6 格雷（Gray）碼與奇偶校驗碼
1.2 邏輯代數(shù)（Logic Algebra）基礎(chǔ)
1.2.1 邏輯代數(shù)中的基本邏輯運算（Basic Logic Operations）
1.2.2 邏輯函數(shù)（Logic Function）概述
1.2.3 邏輯代數(shù)基本定律與規(guī)則
1.2.4 邏輯函數(shù)標準表達式
1.2.5 邏輯函數(shù)的化簡
本章小結(jié)
習(xí)題1
第2章 邏輯門電路
2.1 概述
2.2 TTL與非門電路
2.2.1 TTL與非門電路電氣特性
2.2.2 其他類型TTL門電路
2.2.3 TTL門電路使用注意事項
2.3 CMOS門電路
2.3.1 CMOS反相器
2.3.2 常見CMOS門電路
2.3.3 CMOS門電路使用注意事項
2.4 接口電路
本章小結(jié)
習(xí)題2
第3章 組合邏輯電路
3.1 組合邏輯電路的分析與設(shè)計
3.1.1 組合邏輯電路的分析
3.1.2 組合邏輯電路的設(shè)計
3.1.3 中規(guī)模集成電路的特點
3.2 常見組合邏輯電路
3.2.1 加法器
3.2.2 優(yōu)先編碼器
3.2.3 譯碼器（Decoder）
3.2.4 數(shù)據(jù)選擇器與分配器
3.3 組合邏輯電路的競爭冒險現(xiàn)象
3.3.1 競爭冒險的產(chǎn)生
3.3.2 競爭冒險的判斷
3.3.3 競爭冒險的消除
本章小結(jié)
習(xí)題3
第4章 觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 與非門組成的基本RS觸發(fā)器
4.1.2 或非門組成的基本RS觸發(fā)器
4.1.3 基本RS觸發(fā)器的主要特點
4.2 鐘控觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 同步D觸發(fā)器
4.2.3 同步JK觸發(fā)器
4.2.4 邊沿觸發(fā)器* (Edge-Triggered Flip-Flop)
4.2.5 集成觸發(fā)器
4.3 觸發(fā)器的轉(zhuǎn)換
4.3.1 JK觸發(fā)器構(gòu)成T觸發(fā)器和 觸發(fā)器
4.3.2 D觸發(fā)器構(gòu)成T觸發(fā)器和 觸發(fā)器
本章小結(jié)
習(xí)題4
第5章 時序邏輯電路
5.1 概述
5.1.1 同步時序邏輯電路的分析
5.1.2* 異步時序邏輯電路的分析
5.2 寄存器（Register）
5.2.1 基本寄存器
5.2.2 移位寄存器(shift register)
5.3 計數(shù)器（Counter）
5.3.1 同步計數(shù)器
5.3.2* 異步計數(shù)器
5.4 移存型計數(shù)器
5.5 計數(shù)器應(yīng)用
5.5.1 利用反饋歸零法獲得N進制計數(shù)器
5.5.2 利用計數(shù)器級聯(lián)獲得大容量N進制計數(shù)器
本章小結(jié)
習(xí)題5
第6章 脈沖信號的產(chǎn)生與變換
6.1 概述
6.1.1 矩形脈沖信號參數(shù)
6.1.2 脈沖信號的獲得
6.2 單穩(wěn)態(tài)觸發(fā)器（Monostable Multivibrator）
6.2.1 微分型單穩(wěn)
6.2.2 集成單穩(wěn)電路
6.2.3 單穩(wěn)態(tài)電路應(yīng)用
6.3 施密特觸發(fā)器（Schmitt trigger）
6.3.1 TTL門電路組成的施密特觸發(fā)器
6.3.2 集成施密特觸發(fā)器
6.3.3 施密特觸發(fā)器的應(yīng)用
6.4 多諧振蕩器（Multividrator）
6.4.1 TTL多諧振蕩器
6.4.2 石英晶體多諧振蕩器
6.4.3 施密特觸發(fā)器組成的多諧振蕩器
6.5 555定時器
6.5.1 555電路分析
6.5.2 555電路典型應(yīng)用
6.5.3 555電路綜合應(yīng)用
本章小結(jié)
習(xí)題6
第7章 D/A轉(zhuǎn)換與A/D轉(zhuǎn)換
7.1 DAC
7.1.1 D/A轉(zhuǎn)換原理
7.1.2 常見DAC電路
7.1.3 DAC主要指標
7.2 ADC
7.2.1 A/D轉(zhuǎn)換原理
7.2.2 常見ADC電路
7.2.3 ADC主要指標
本章小結(jié)
習(xí)題7
第8章 半導(dǎo)體存儲器與可編程器件
8.1 半導(dǎo)體存儲器
8.1.1 只讀存儲器ROM
8.1.2 隨機存儲器RAM
8.1.3 存儲器實現(xiàn)組合邏輯函數(shù)
8.2 可編程器件
8.2.1 可編程陣列邏輯（PAL）
8.2.2 通用陣列邏輯（GAL）
8.3 在系統(tǒng)編程技術(shù)
8.3.1 概述
8.3.2 ISP器件分類
8.4 VHDL語言介紹
8.4.1 概述
8.4.2 VHDL程序設(shè)計基本結(jié)構(gòu)
8.4.3 VHDL語言的描述語句
本章小結(jié)
習(xí)題8
實驗1 門電路邏輯功能測試
實驗2 門電路主要參數(shù)測試
實驗3 組合邏輯電路
實驗4 譯碼顯示電路
實驗5 數(shù)據(jù)選擇器
實驗6 觸發(fā)器邏輯功能測試
實驗7 寄存器
實驗8 計數(shù)器
實驗9 555定時器及其應(yīng)用
實驗10 DAC
實驗11 ADC
附錄A 半導(dǎo)體集成電路型號命名方法
附錄B 54/74數(shù)字集成電路介紹
參考書目