計(jì)算機(jī)組織與結(jié)構(gòu)：網(wǎng)絡(luò)版

第一章 計(jì)算機(jī)系統(tǒng)概論
1. 1 計(jì)算機(jī)的分類和應(yīng)用
1. 1. 1 計(jì)算機(jī)的分類
1. 1. 2 計(jì)算機(jī)的應(yīng)用
1. 2 計(jì)算機(jī)的硬件
1. 2. 1 數(shù)字計(jì)算機(jī)的硬件組成
1. 2. 2 數(shù)字計(jì)算機(jī)的發(fā)展史
1. 3 計(jì)算機(jī)的軟件
1. 3. 1 軟件的組成與分類
1. 3. 2 軟件的發(fā)展演變
1. 4 計(jì)算機(jī)系統(tǒng)的有關(guān)概念
1. 4. 1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1. 4. 2 軟件與硬件的邏輯等價(jià)性
1. 4. 3 三個(gè)術(shù)語的物理概念
1. 4. 4 計(jì)算機(jī)體系結(jié)構(gòu)的分類
本章小結(jié)
習(xí)題
第二章 運(yùn)算方法和運(yùn)算器
2. 1 數(shù)據(jù)與文字的表示方法
2. 1. 1 數(shù)據(jù)格式
2. 1. 2 數(shù)的機(jī)器碼表示
2. 1. 3 字符與字符串的表示方法
2. 1. 4 漢字的表示方法
2. 1. 5 校驗(yàn)碼
2. 2 定點(diǎn)加法. 減法運(yùn)算
2. 2. 1 補(bǔ)碼加法
2. 2. 2 補(bǔ)碼減法
2. 2. 3 溢出概念與檢測(cè)方法
2. 2. 4 基本的二進(jìn)制加法/減法器
2. 2. 5 十進(jìn)制加法器
2. 3 定點(diǎn)乘法運(yùn)算
2. 3. 1 原碼并行乘法
2. 3. 2 補(bǔ)碼并行乘法
2. 4 定點(diǎn)除法運(yùn)算
2. 4. 1 原碼除法算法原理
2. 4. 2 并行除法器
2. 5 定點(diǎn)運(yùn)算器的組成
2. 5. 1 邏輯運(yùn)算
2. 5. 2 多功能算術(shù)／邏輯運(yùn)算單元
2. 5. 3 內(nèi)部總線
2. 5. 4 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)
2. 6 浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器
2. 6. 1 浮點(diǎn)加法. 減法運(yùn)算
2. 6. 2 浮點(diǎn)乘法. 除法運(yùn)算
2. 6. 3 浮點(diǎn)運(yùn)算流水線
2. 6. 4 浮點(diǎn)運(yùn)算器實(shí)例
本章小結(jié)
習(xí)題
第三章 存儲(chǔ)系統(tǒng)
3. 1 存儲(chǔ)器概述
3. 1. 1 存儲(chǔ)器分類
3. 1. 2 存儲(chǔ)器的分級(jí)結(jié)構(gòu)
3. 1. 3 主存儲(chǔ)器的技術(shù)指標(biāo)
3. 2 隨機(jī)讀寫存儲(chǔ)器
3. 2. 1 SRAM存儲(chǔ)器
3. 2. 2 DRAM存儲(chǔ)器
3. 2. 3 主存儲(chǔ)器組成實(shí)例
3. 2. 4 高性能的主存儲(chǔ)器
3. 3 只讀存儲(chǔ)器和閃速存儲(chǔ)器
3. 3. 1 只讀存儲(chǔ)器
3. 3. 2 閃速存儲(chǔ)器
3. 4 高速存儲(chǔ)器
3. 4. 1 雙端口存儲(chǔ)器
3. 4. 2 多模塊交叉存儲(chǔ)器
3. 4. 3 相聯(lián)存儲(chǔ)器
3. 5 cache存儲(chǔ)器
3. 5. 1 cache基本原理
3. 5. 2 主存與cache的地址映射
3. 5. 3 替換策略
3. 5. 4 cache的寫操作策略
3. 5. 5 奔騰PC機(jī)的cache
3. 6 虛擬存儲(chǔ)器
3. 6. 1 虛擬存儲(chǔ)器的基本概念
3. 6. 2 頁式虛擬存儲(chǔ)器
3. 6. 3 段式虛擬存儲(chǔ)器
3. 6. 4 段頁式虛擬存儲(chǔ)器
3. 6. 5 替換算法
3. 6. 6 虛擬存儲(chǔ)器實(shí)例
3. 7 存儲(chǔ)保護(hù)
3. 7. 1 存儲(chǔ)區(qū)域保護(hù)
3. 7. 2 訪問方式保護(hù)
本章小結(jié)
習(xí)題
第四章 指令系統(tǒng)
4. 1 指令系統(tǒng)的發(fā)展與性能要求
4. 1. 1 指令系統(tǒng)的發(fā)展
4. 1. 2 對(duì)指令系統(tǒng)性能的要求
4. 1. 3 低級(jí)語言與硬件結(jié)構(gòu)的關(guān)系
4. 2 指令格式
4. 2. 1 操作碼
4. 2. 2 地址碼
4. 2. 3 指令字長(zhǎng)度
4. 2. 4 指令助記符
4. 2. 5 指令格式舉例
4. 3 指令和數(shù)據(jù)的尋址方式
4. 3. 1 指令的尋址方式
4. 3. 2 操作數(shù)尋址方式
4. 3. 3 尋址方式舉例
4. 4 堆棧尋址方式
4. 4. 1 串聯(lián)堆棧
4. 4. 2 存儲(chǔ)器堆棧
4. 5 典型指令
4. 5. 1 指令的分類
4. 5. 2 基本指令系統(tǒng)
4. 5. 3 精簡(jiǎn)指令系統(tǒng)
本章小結(jié)
習(xí)題
第五章 中央處理器
5. 1 CPU的功能和組成
5. 1. 1 CPU的功能
5. 1. 2 CPU的基本組成
5. 1. 3 CPU中的主要寄存器
5. 1. 4 操作控制器與時(shí)序產(chǎn)生器
5. 2 指令周期
5. 2. 1 指令周期的基本概念
5. 2. 2 CLA指令的指令周期
5. 2. 3 ADD指令的指令周期
5. 2. 4 STA指令的指令周期
5. 2. 5 NOP指令和JMP指令的指令周期
5. 2. 6 用方框圖語言表示指令周期
5. 3 時(shí)序產(chǎn)生器和控制方式
5. 3. 1 時(shí)序信號(hào)的作用和體制
5. 3. 2 時(shí)序信號(hào)產(chǎn)生器
5. 3. 3 控制方式
5. 4 微程序控制器
5. 4. 1 微命令和微操作
5. 4. 2 微指令和微程序
5. 4. 3 微程序控制器原理框圖
5. 4. 4 微程序舉例
5. 4. 5 CPU周期與微指令周期的關(guān)系
5. 4. 6 機(jī)器指令與微指令的關(guān)系
5. 5 微程序設(shè)計(jì)技術(shù)
5. 5. 1 微命令編碼
5. 5. 2 微地址的形成方法
5. 5. 3 微指令格式
5. 5. 4 動(dòng)態(tài)微程序設(shè)計(jì)
5. 6 硬布線控制器
5. 7 流水CPU
5. 7. 1 并行處理技術(shù)
5. 7. 2 流水CPU的結(jié)構(gòu)
5. 7. 3 流水線中的主要問題
5. 7. 4 奔騰CPU
5. 8 RISC CPU
5. 8. 1 RISC機(jī)器的特點(diǎn)
5. 8. 2 RISCCPU實(shí)例
5. 9 多媒體CPU
5. 9. 1 多媒體技術(shù)的主要問題
5. 9. 2 MMX技術(shù)
5. 9. 3 動(dòng)態(tài)執(zhí)行技術(shù)
5. 10 CPU性能評(píng)價(jià)
5. 10. 1 CPU性能公式
5. 10. 2 性能評(píng)價(jià)標(biāo)準(zhǔn)
本章小結(jié)
習(xí)題
第六章 總線系統(tǒng)
6. 1 總線的概念和結(jié)構(gòu)形態(tài)
6. 1. 1 總線的基本概念
6. 1. 2 總線的連接方式
6. 1. 3 總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響
6. 1. 4 總線的內(nèi)部結(jié)構(gòu)
6. 1. 5 總線結(jié)構(gòu)實(shí)例
6. 2 總線接口
6. 2. 1 信息的傳送方式
6. 2. 2 接口的基本概念
6. 3 總線的仲裁. 定時(shí)和數(shù)據(jù)傳送模式
6. 3. 1 總線的仲裁
6. 3. 2 總線的定時(shí)
6. 3. 3 總線數(shù)據(jù)傳送模式
6. 4 PCI總線
6. 4. 1 多總線結(jié)構(gòu)
6. 4. 2 PCI總線信號(hào)
6. 4. 3 總線周期類型
6. 4. 4 總線周期操作
6. 4. 5 總線仲裁
6. 5 ISA總線和Futurebus 總線
6. 5. 1 ISA總線
6. 5. 2 Futurebus 總線
本章小結(jié)
習(xí)題
第七章 外圍設(shè)備
7. 1 外圍設(shè)備概述
7. 1. 1 外圍設(shè)備的一般功能
7. 1. 2 外圍設(shè)備的分類
7. 2 顯示設(shè)備
7. 2. 1 顯示設(shè)備的分類與有關(guān)概念
7. 2. 2 字符／圖形顯示器
7. 2. 3 圖像顯示設(shè)備
7. 2. 4 IBMPC系列機(jī)的顯示系統(tǒng)
7. 3 輸入設(shè)備和打印設(shè)備
7. 3. 1 輸入設(shè)備
7. 3. 2 打印設(shè)備
7. 4 硬磁盤存儲(chǔ)設(shè)備
7. 4. 1 磁記錄原理與記錄方式
7. 4. 2 硬磁盤機(jī)的基本組成和分類
7. 4. 3 硬磁盤驅(qū)動(dòng)器和控制器
7. 4. 4 磁盤上信息的分布
7. 4. 5 磁盤存儲(chǔ)器的技術(shù)指標(biāo)
7. 5 軟磁盤存儲(chǔ)設(shè)備
7. 5. 1 軟磁盤存儲(chǔ)器與硬磁盤存儲(chǔ)器的異同
7. 5. 2 軟磁盤片
7. 5. 3 軟盤的記錄格式
7. 5. 4 軟磁盤驅(qū)動(dòng)器和控制器
7. 6 磁帶存儲(chǔ)設(shè)備
7. 6. 1 磁帶機(jī)的分類和結(jié)構(gòu)
7. 6. 2 磁帶的記錄格式
7. 7 光盤存儲(chǔ)設(shè)備
7. 7. 1 光盤的分類
7. 7. 2 CD-ROM光盤
7. 7. 3 CD-ROM驅(qū)動(dòng)器及其接口
本章小結(jié)
習(xí)題
第八章 輸入輸出系統(tǒng)
8. 1 CPU對(duì)外圍設(shè)備的管理方式
8. 2 程序中斷方式
8. 2. 1 中斷的基本概念
8. 2. 2 程序中斷方式的基本接口
8. 2. 3 單級(jí)中斷
8. 2. 4 多級(jí)中斷
8. 2. 5 中斷控制器
8. 2. 6 Pentium中斷機(jī)制
8. 3 DMA方式
8. 3. 1 DMA的基本概念
8. 3. 2 DMA傳送方式
8. 3. 3 基本的DMA控制器
8. 3. 4 選擇型和多路型DMA控制器
8. 4 通道方式
8. 4. 1 通道的功能
8. 4. 2 通道的類型
8. 4. 3 通道結(jié)構(gòu)的發(fā)展
8. 5 通用I／0標(biāo)準(zhǔn)接口
8. 5. 1 并行I／0標(biāo)準(zhǔn)接口 SCSl
8. 5. 2 串行I／O標(biāo)準(zhǔn)接口 IEEE1394
本章小結(jié)
習(xí)題
第九章 并行組織
9. 1 體系結(jié)構(gòu)中的并行性
9. 1. 1 并行性的概念
9. 1. 2 提高并行性的技術(shù)途徑
9. 1. 3 單機(jī)系統(tǒng)中并行性的發(fā)展
9. 1. 4 多機(jī)系統(tǒng)中并行性的發(fā)展
9. 2 互連網(wǎng)絡(luò)
9. 2. 1 互連網(wǎng)絡(luò)的功能和特征
9. 2. 2 靜態(tài)互連網(wǎng)絡(luò)
9. 2. 3 動(dòng)態(tài)互連網(wǎng)絡(luò)
9. 3 向量處理機(jī)
9. 3. 1 向量處理的基本概念
9. 3. 2 向量處理機(jī)的結(jié)構(gòu)
9. 4 陣列處理機(jī)
9. 4. 1 陣列處理機(jī)的操作模型和特點(diǎn)
9. 4. 2 陣列處理機(jī)的結(jié)構(gòu)
9. 4. 3 陣列處理機(jī)實(shí)例
9. 5 多處理機(jī)系統(tǒng)
9. 5. 1 多處理機(jī)系統(tǒng)的特點(diǎn)和分類
9. 5. 2 多處理機(jī)的Cache一致性
9. 5. 3 多處理機(jī)系統(tǒng)實(shí)例
9. 6 機(jī)群系統(tǒng)
9. 6. 1 機(jī)群系統(tǒng)的基本概念與結(jié)構(gòu)
9. 6. 2 機(jī)群實(shí)例
本章小結(jié)
習(xí)題
附錄A 配套教材與教學(xué)設(shè)備
附錄B 與同行交流
參考文獻(xiàn)