邏輯設(shè)計(jì)基礎(chǔ)

定　價(jià)：￥58.00

作　者：	（A.B.）馬科維奇著；劉新元譯
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	世界著名計(jì)算機(jī)教材精選
標(biāo)　簽：	電子計(jì)算機(jī) 邏輯設(shè)計(jì) 教材

購(gòu)買這本書可以去

ISBN：	9787302124917	出版時(shí)間：	2006-03-01	包裝：	膠版紙
開(kāi)本：	小16開(kāi)	頁(yè)數(shù)：	522	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　邏輯設(shè)計(jì)基礎(chǔ)（第2版）本書的特色舉例本書的特色舉例在編寫本書的過(guò)程中，處處考慮學(xué)生的需要。它重點(diǎn)強(qiáng)調(diào)的是基礎(chǔ)和通過(guò)實(shí)例教學(xué)。作者認(rèn)為，學(xué)習(xí)邏輯設(shè)計(jì)最好的方法是研究和求解大量的設(shè)計(jì)問(wèn)題，給學(xué)生實(shí)踐的機(jī)會(huì)。下面一些特點(diǎn)正是為了達(dá)到以學(xué)生為主這個(gè)目的。例子若干有助于使概念清晰和易于理解的簡(jiǎn)易例子，密切貫穿于每一章。卡諾圖靈活的使用卡諾圖幫助學(xué)生抓住開(kāi)關(guān)代數(shù)的基本原理。習(xí)題每章都有很多習(xí)題，用彩色條加以標(biāo)識(shí)，部分習(xí)題答案在附錄B中。解題實(shí)例這是本書的另一特色，在每一章后面的大量的解題實(shí)例使學(xué)生能夠看到概念如何應(yīng)用于解決實(shí)際問(wèn)題。章末測(cè)驗(yàn)“本章測(cè)驗(yàn)”一節(jié)用于幫助學(xué)生衡量自己是否掌握了本章的關(guān)鍵內(nèi)容。測(cè)驗(yàn)題的答案見(jiàn)附錄C。設(shè)計(jì)用標(biāo)準(zhǔn)小規(guī)模和中規(guī)模集成電路芯片和可編程邏輯器件設(shè)計(jì)是本書的主要特點(diǎn)之一。時(shí)序系統(tǒng)作者還給出了有特色的時(shí)序系統(tǒng)的設(shè)計(jì)方法。

作者簡(jiǎn)介

暫缺《邏輯設(shè)計(jì)基礎(chǔ)》作者簡(jiǎn)介

圖書目錄

第1章導(dǎo)論1
1.1數(shù)制的簡(jiǎn)單回顧2
1.1.1八進(jìn)制數(shù)和十六進(jìn)制數(shù)5
1.1.2二進(jìn)制加法7
1.1.3有符號(hào)數(shù)9
1.1.4二進(jìn)制減法12
1.1.5二十進(jìn)制碼(BCD)13
1.1.6其他編碼15
1.2組合系統(tǒng)的設(shè)計(jì)過(guò)程17
1.3無(wú)關(guān)條件19
1.4列真值表20
1.5實(shí)驗(yàn)室23
1.6解題實(shí)例24
1.7習(xí)題33
1.8本章測(cè)驗(yàn)題36
第2章開(kāi)關(guān)代數(shù)與邏輯電路38
2.1開(kāi)關(guān)代數(shù)的定義38
2.2開(kāi)關(guān)代數(shù)的基本性質(zhì)41
2.3代數(shù)函數(shù)的處理43
2.4用與門、或門和非門實(shí)現(xiàn)邏輯函數(shù)47
2.5從真值表到代數(shù)表達(dá)式51
2.6卡諾圖初步54
2.7反函數(shù)和或與式60
2.8與非門、或非門和異或門63
2.9代數(shù)表達(dá)式的化簡(jiǎn)68
2.10代數(shù)函數(shù)的處理及與非門實(shí)現(xiàn)74
2.11更一般的布爾代數(shù)80
2.12解題實(shí)例82
2.13習(xí)題99
2.14本章測(cè)驗(yàn)題105
第3章卡諾圖108
3.1用卡諾圖求解最簡(jiǎn)與或表達(dá)式111
3.1.1卡諾圖法1111
3.1.2卡諾圖法2117
3.2無(wú)關(guān)項(xiàng)122
卡諾圖法3124
3.3或與式125
3.4最省門的電路實(shí)現(xiàn)128
3.5五變量和六變量的卡諾圖130
3.6多輸出問(wèn)題136
3.7解題實(shí)例145
3.8習(xí)題166
3.9本章測(cè)驗(yàn)題170
第4章函數(shù)的最簡(jiǎn)化算法174
4.1單輸出問(wèn)題的奎恩麥克路斯基方法174
4.2單輸出問(wèn)題的迭代合意法177
4.3單輸出問(wèn)題的質(zhì)蘊(yùn)含項(xiàng)表180
4.4多輸出問(wèn)題的奎恩麥克路斯基方法187
4.5多輸出問(wèn)題的迭代合意法190
4.6多輸出問(wèn)題的質(zhì)蘊(yùn)含項(xiàng)表192
4.7解題實(shí)例196
4.8習(xí)題214
4.9本章測(cè)驗(yàn)題215
第5章較大規(guī)模的組合邏輯系統(tǒng)216
5.1組合邏輯電路中的延時(shí)216
5.2加法器和其他算術(shù)運(yùn)算電路218
5.2.1加法器218
5.2.2減法器和加/減法器221
5.2.3比較器221
5.3譯碼器222
5.4編碼器和優(yōu)先權(quán)編碼器227
5.5數(shù)據(jù)選擇器228
5.6三態(tài)門230
5.7門陣列——ROM、PLA和PAL231
5.7.1用只讀存儲(chǔ)器進(jìn)行設(shè)計(jì)234
5.7.2用可編程邏輯陣列進(jìn)行設(shè)計(jì)235
5.7.3用可編程陣列邏輯進(jìn)行設(shè)計(jì)237
5.8較大規(guī)模電路的例子239
5.8.1七段顯示(第一個(gè)主要的例子)240
5.8.2差錯(cuò)編碼系統(tǒng)246
5.9解題實(shí)例248
5.10習(xí)題275
5.11本章測(cè)驗(yàn)題284
第6章時(shí)序系統(tǒng)的分析288
6.1狀態(tài)表和狀態(tài)圖289
6.2鎖存器和觸發(fā)器291
6.3時(shí)序系統(tǒng)的分析298
6.4解題實(shí)例305
6.5習(xí)題314
6.6本章測(cè)驗(yàn)題320
第7章時(shí)序系統(tǒng)的設(shè)計(jì)322
7.1觸發(fā)器的設(shè)計(jì)方法326
7.2同步計(jì)數(shù)器的設(shè)計(jì)338
7.3異步計(jì)數(shù)器的設(shè)計(jì)347
7.4生成狀態(tài)表和狀態(tài)圖350
7.5解題實(shí)例361
7.6習(xí)題375
7.7本章測(cè)驗(yàn)題381
第8章求解更大規(guī)模的時(shí)序問(wèn)題383
8.1移位寄存器383
8.2計(jì)數(shù)器387
8.3可編程邏輯器件(PLD)392
8.4用ASM圖進(jìn)行設(shè)計(jì)396
8.5單次編碼399
8.6硬件設(shè)計(jì)語(yǔ)言399
8.7更復(fù)雜的例子402
8.8解題實(shí)例407
8.9習(xí)題413
8.10本章測(cè)驗(yàn)題416
第9章時(shí)序電路化簡(jiǎn)418
9.1列表法進(jìn)行狀態(tài)化簡(jiǎn)419
9.2分割法426
9.2.1分割的性質(zhì)429
9.2.2求SP分割429
9.3用分割法進(jìn)行狀態(tài)化簡(jiǎn)432
9.4狀態(tài)分配437
9.5解題實(shí)例443
9.6習(xí)題456
9.7本章測(cè)驗(yàn)題460
附錄A實(shí)驗(yàn)室實(shí)驗(yàn)462
A.1硬件邏輯實(shí)驗(yàn)室462
A.2WinBreadboardTM和MacBreadboardTM465
A.3LogicWorks4簡(jiǎn)介466
A.4AlteraMax+plusⅡ簡(jiǎn)介470
A.5一組邏輯設(shè)計(jì)實(shí)驗(yàn)472
A.5.1基于第2章內(nèi)容的實(shí)驗(yàn)473
A.5.2基于第5章內(nèi)容的實(shí)驗(yàn)474
A.5.3基于第6章內(nèi)容的實(shí)驗(yàn)476
A.5.4基于第7章內(nèi)容的實(shí)驗(yàn)478
A.5.5基于第8章內(nèi)容的實(shí)驗(yàn)478
A.6在本書正文和實(shí)驗(yàn)中提到過(guò)的芯片的布局479
附錄B部分習(xí)題答案484
附錄C每章測(cè)驗(yàn)題答案506
中、英文術(shù)語(yǔ)對(duì)照表517