Cadence Concept HDL & Allegro原理圖與PCB設(shè)計

第1章  概述  1
1.1  EDA概述  1
1.2  PSD 15.0概述  2
1.2.1  PSD 15.0的運行環(huán)境  2
1.2.2  PSD 15.0的安裝  2
1.3  Cadence PSD工具包簡介  7
1.4  PCB Design Expert工具包簡介  8
1.4.1  Concept HDL──原理圖設(shè)計輸入工具  10
1.4.2  Allegro Expert──PCB設(shè)計系統(tǒng)  13
1.4.3  SPECCTRA Expert──自動和交互布線工具  13
1.4.4  PCB Librarian──PCB庫管理  14
1.4.5  Constraint Manager──約束管理器  14
1.5  小結(jié)  15
1.6  習題  16
第2章  項目管理器  17
2.1  項目管理器簡介  17
2.1.1  啟動項目管理器  17
2.1.2  用戶界面簡介  19
2.2  新建一個設(shè)計項目  22
2.3  打開一個設(shè)計項目  25
2.4  項目結(jié)構(gòu)和項目文件  27
2.5  設(shè)置一個設(shè)計項目  29
2.5.1  創(chuàng)建和更改項目基礎(chǔ)設(shè)計  29
2.5.2  設(shè)置庫  30
2.5.3  更改工具設(shè)置  32
2.5.4  創(chuàng)建site.cpm文件  33
2.6  小結(jié)  33
2.7  習題  34
第3章  Concept HDL原理圖設(shè)計系統(tǒng)  35
3.1  原理圖的設(shè)計步驟  35
3.2  Concept HDL的用戶界面  36
3.2.1  菜單欄  36
3.2.2  工具欄  37
3.3  Concept HDL的編輯環(huán)境  38
3.3.1  設(shè)置Concept HDL  38
3.3.2  畫面操作  47
3.3.3  基本編輯操作  51
3.3.4  顯示  53
3.3.5  應用Stroke  54
3.3.6  群組(Group)  56
3.4  繪制電路原理圖  57
3.4.1  產(chǎn)生一個設(shè)計頁  58
3.4.2  設(shè)置格點  58
3.4.3  調(diào)入圖框  58
3.4.4  放置、刪除和移動元件  58
3.4.5  繪制導線  59
3.4.6  添加和修改網(wǎng)絡(luò)名稱  59
3.4.7  繪制總線分支線和加網(wǎng)絡(luò)名  60
3.4.8  添加輸入/輸出端口  62
3.4.9  添加電源及接地符號  62
3.4.10  放置線路節(jié)點  63
3.4.11  編輯屬性  63
3.4.12  編輯頁  63
3.4.13  檢查原理圖  65
3.4.14  保存原理圖文件  66
3.5  打包原理圖文件  67
3.5.1  原理圖打包  67
3.5.2  輸出料單  69
3.5.3  網(wǎng)表報告  71
3.5.4  ERC-DXT工具  72
3.6  傳遞數(shù)據(jù)到PCB(Allegro)  72
3.7  交叉標注原理圖  73
3.8  原理圖打印  75
3.8.1  設(shè)置打印機  75
3.8.2  打印輸出  75
3.8.3  原理圖保存成PDF文件  76
3.9  原理圖文件的歸檔(Archive)  77
3.10  小結(jié)  78
3.11  習題  78
第4章  設(shè)計層次化原理圖  79
4.1  層次化設(shè)計的技術(shù)特點  79
4.2  模塊的創(chuàng)建  80
4.2.1  添加模塊符號  80
4.2.2  添加模塊符號管腳  81
4.2.3  編輯模塊符號的屬性  82
4.2.4  在模塊符號間連線  82
4.3  設(shè)計層次原理圖  82
4.3.1  自頂向下設(shè)計層次原理圖  82
4.3.2  自底向上設(shè)計層次原理圖  85
4.4  由原理圖生成模塊符號  86
4.5  原理圖的打包與打印  88
4.6  小結(jié)  89
4.7  習題  89
第5章  約束管理器  91
5.1  約束管理器簡介  91
5.2  約束管理器的用戶界面  91
5.2.1  啟動約束管理器  91
5.2.2  約束管理器界面簡介  92
5.3  對象(Object)  96
5.3.1  管腳對  96
5.3.2  網(wǎng)絡(luò)和擴展網(wǎng)絡(luò)  97
5.3.3  總線  97
5.3.4  匹配群組  98
5.3.5  差分對  98
5.3.6  設(shè)計和系統(tǒng)  99
5.4  約束設(shè)置  99
5.4.1  設(shè)置信號完整性約束  99
5.4.2  設(shè)置時序約束  101
5.4.3  設(shè)置走線約束  101
5.4.4  定制約束  102
5.5  約束集的創(chuàng)建和參考  102
5.5.1  約束集的創(chuàng)建  102
5.5.2  約束集的參考  103
5.6  原理圖和約束管理器同步  104
5.6.1  在原理圖中查看約束管理器中的約束  104
5.6.2  在原理圖中修改約束  104
5.6.3  在原理圖中添加和重命名網(wǎng)絡(luò)  105
5.7  在原理圖和PCB之間同步約束  105
5.7.1  將約束從原理圖傳遞到PCB  106
5.7.2  將約束從PCB傳遞到原理圖  106
5.8  約束分析  107
5.9  小結(jié)  107
5.10  習題  107
第6章  Cadence原理圖元件庫制作  109
6.1  Cadence原理圖庫結(jié)構(gòu)  109
6.1.1  打開一個庫項目  109
6.1.2  Cadence原理圖庫結(jié)構(gòu)  112
6.2  原理圖庫管理工具──Library Explorer  116
6.2.1  新建一個庫項目  116
6.2.2  Library Explorer界面簡介  118
6.2.3  利用Library Explorer創(chuàng)建一個新庫和一個新元件  119
6.3  Part Developer  121
6.3.1  菜單欄和工具欄  121
6.3.2  元件編輯器  122
6.3.3  設(shè)置Part Developer  131
6.3.4  Part Developer創(chuàng)建元件的方法  139
6.4  創(chuàng)建平面元件  140
6.4.1  創(chuàng)建新元件  140
6.4.2  創(chuàng)建封裝  141
6.4.3  添加邏輯管腳  142
6.4.4  指定管腳圖  145
6.4.5  將電源管腳從【Logical Pins】欄移到【Global Pins】欄  147
6.4.6  管腳映射  147
6.4.7  創(chuàng)建符號  148
6.4.8  元件校驗  150
6.5  由PDF文件創(chuàng)建元件  150
6.5.1  將管腳信息拷貝到Excel表格中  151
6.5.2  將Excel文件內(nèi)容拷貝到Part Developer中  152
6.6  創(chuàng)建多個符號分開的元件  153
6.7  創(chuàng)建一個具有多個功能組的不對稱元件  155
6.8  創(chuàng)建sizeable和HAX_FIXED_SIZE屬性的符號  156
6.8.1  創(chuàng)建符號  156
6.8.2  修改符號  159
6.9  修改元件  159
6.9.1  修改邏輯管腳  159
6.9.2  修改封裝  160
6.9.3  修改符號  162
6.10  元件列表編輯器  162
6.10.1  啟動元件列表編輯器并創(chuàng)建元件列表文件  162
6.10.2  修改元件列表  163
6.11  元件模板  164
6.11.1  創(chuàng)建模板  164
6.11.2  調(diào)用模板  165
6.11.3  根據(jù)模板校驗元件  165
6.11.4  從元件中提取模板  166
6.12  小結(jié)  167
6.13  習題  167
第7章  Allegro PCB設(shè)計系統(tǒng)簡介  169
7.1  Allegro的工作流程  169
7.2  Allegro 的圖形用戶界面  170
7.2.1  啟動Allegro  170
7.2.2  用戶界面簡介  170
7.3  小結(jié)  174
7.4  習題  174
第8章  Allegro PCB設(shè)計的常用操作命令  175
8.1  常用系統(tǒng)參數(shù)的設(shè)定  175
8.1.1  整體繪圖參數(shù)設(shè)定  175
8.1.2  繪圖選項參數(shù)的設(shè)定  176
8.1.3  疊層參數(shù)設(shè)定  178
8.1.4  顏色參數(shù)設(shè)定  178
8.1.5  柵格參數(shù)設(shè)定  181
8.1.6  顯示控制欄的設(shè)定  182
8.2  視圖操作  184
8.3  Allegro的文件管理  186
8.3.1  Allegro的工作文件  186
8.3.2  Allegro的邏輯文件  186
8.4  設(shè)計區(qū)域管理  187
8.5  顯示信息  188
8.5.1  顯示元件信息  188
8.5.2  顯示測量信息  188
8.5.3  顯示高亮和關(guān)閉高亮  189
8.5.4  顯示鼠線和關(guān)閉鼠線顯示  190
8.6  設(shè)計規(guī)則檢查  190
8.6.1  設(shè)置設(shè)計規(guī)則  191
8.6.2  標準設(shè)計規(guī)則  192
8.6.3  間距設(shè)計規(guī)則  193
8.6.4  物理設(shè)計規(guī)則  194
8.6.5  區(qū)域設(shè)計規(guī)則  196
8.6.6  其他設(shè)計規(guī)則  198
8.7  元器件的布局  200
8.7.1  手動布局  200
8.7.2  用Concept HDL原理圖手工放置器件  202
8.7.3  用Quickplace進行布局  203
8.7.4  用SPECCTRA進行自動布局  204
8.7.5  高級布局技巧  206
8.8  布線  208
8.8.1  設(shè)置過孔焊盤  208
8.8.2  添加和刪除連接線的相關(guān)命令  209
8.8.3  自動布線  213
8.9  鋪銅設(shè)計  217
8.9.1  陽板鋪銅  217
8.9.2  陰板鋪銅  219
8.9.3  銅層的編輯修改  220
8.10  后處理  221
8.10.1  Gloss優(yōu)化命令  221
8.10.2  絲印調(diào)整  227
8.10.3  原理圖和PCB之間的一致性檢查  230
8.11  設(shè)計檢查  232
8.11.1  DRC檢查REPORT等  232
8.11.2  其他項目的檢查  233
8.12  CAM輸出  233
8.12.1  生成數(shù)控文件  233
8.12.2  生成光繪文件  237
8.12.3  生成坐標文件  241
8.12.4  光繪文件的檢查  242
8.13  小結(jié)  243
8.14  習題  244
第9章  Allegro PCB設(shè)計準備  245
9.1  創(chuàng)建焊盤  245
9.1.1  焊盤設(shè)計器  245
9.1.2  SMT焊盤設(shè)計  250
9.1.3  通孔焊盤設(shè)計  253
9.1.4  盲埋孔設(shè)計  257
9.2  創(chuàng)建元件封裝符號  258
9.2.1  封裝編輯器  261
9.2.2  手工創(chuàng)建一個PCB元件  263
9.2.3  利用向?qū)?chuàng)建PCB元件封裝  270
9.3  創(chuàng)建Format符號  278
9.4  創(chuàng)建Shape符號  280
9.5  創(chuàng)建Flash符號  281
9.6  創(chuàng)建PCB外形框圖符號  282
9.7  小結(jié)  288
9.8  習題  288
第10章  PCB設(shè)計實例  291
10.1  設(shè)計PCB外形框圖符號  291
10.2  生成主設(shè)計文件  291
10.3  網(wǎng)表文件的導入  293
10.4  設(shè)置電路板疊層結(jié)構(gòu)和顏色  294
10.5  設(shè)置設(shè)計規(guī)則  296
10.6  元器件的布局  299
10.7  布線和鋪銅  300
10.8  后處理  301
10.9  CAM輸出  303
10.10  小結(jié)  307
10.11  習題  307
第11章  SPECCTRA布線工具  309
11.1  SPECCTRA簡介  309
11.1.1  啟動SPECCTRA  309
11.1.2  SPECCTRA圖形窗口及基本操作  311
11.2  設(shè)置規(guī)則  315
11.2.1  布局規(guī)則  315
11.2.2  布線規(guī)則  316
11.3  放置元件  318
11.4  自動和交互布線  318
11.4.1  設(shè)置布線控制  318
11.4.2  用DO文件進行自動布線  320
11.4.3  扇出  321
11.4.4  自動布線  321
11.5  小結(jié)  323
11.6  習題  323
第12章  Allegro的其他高級功能  325
12.1  各種網(wǎng)表文件的導入  325
12.1.1  從Concept HDL到Allegro  325
12.1.2  從其他第三方邏輯設(shè)計數(shù)據(jù)到Allegro  326
12.2  Allegro中的數(shù)據(jù)導入和導出功能  327
12.2.1  庫文件的導出功能  328
12.2.2  技術(shù)文件的導入和導出功能  328
12.2.3  DXF文件的導入和導出功能  328
12.3  焊盤庫和封裝符號庫的路徑設(shè)置  329
12.4  文件屬性操作  331
12.5  腳本文件  332
12.6  筆畫命令Stroke  333
12.7  功能鍵和別名的設(shè)置  334
12.8  邏輯操作  335
12.8.1  差分對設(shè)置命令  336
12.8.2  直流網(wǎng)絡(luò)設(shè)置命令  337
12.8.3  器件位號設(shè)置命令  338
12.9  更新元件封裝符號  339
12.10  測試點設(shè)計  341
12.10.1   設(shè)計測試點前的準備工作  341
12.10.2  測試點參數(shù)設(shè)置  342
12.10.3   手工設(shè)計測試點  345
12.10.4   測試點的固定  345
12.11  DFA檢查  346
12.12  輸出報告  348
12.13  技術(shù)文件比較  349
12.14  數(shù)據(jù)庫檢查  350
12.15  小結(jié)  351
12.16  習題  351
第13章  先進的約束驅(qū)動PCB設(shè)計  353
13.1  創(chuàng)建設(shè)計重用符號  353
13.1.1  創(chuàng)建一個設(shè)計項目  353
13.1.2  創(chuàng)建原理圖并打包  358
13.1.3  創(chuàng)建PCB模塊  362
13.1.4  創(chuàng)建邏輯重用符號  363
13.2   重用模塊  364
13.2.1  創(chuàng)建一個頂層的層次原理圖  364
13.2.2  打包設(shè)計到PCB  367
13.2.3  在PCB中調(diào)用模塊  368
13.3  利用約束管理器在原理圖和PCB之間同步約束  369
13.3.1  在Allegro中查看、修改和添加約束  370
13.3.2  在原理圖中導入并查看約束  372
13.3.3  用原理圖中的約束重寫PCB中的約束  374
13.3.4  約束管理器的其他功能  375
13.4  自動和交互布線  376
13.4.1  疊層的設(shè)置  376
13.4.2  自動和交互布線  378
13.4.3  檢查布線結(jié)果  386
13.5  小結(jié)  386
13.6  習題  386
附錄  387
F.1  Allegro的菜單、鍵入命令和命令解釋  387
F.2  中英文術(shù)語對照表  397