PCB電磁兼容技術(shù)（設(shè)計(jì)實(shí)踐）

序
緒言
第1章 電磁兼容和PCB設(shè)計(jì)
1. 1 電磁兼容性標(biāo)準(zhǔn)
1. 1. 1 電磁兼容性標(biāo)準(zhǔn)發(fā)展簡介
1. 1. 2 世界各國的EMC標(biāo)準(zhǔn)
1. 2 硬件開發(fā)簡介
1. 2. 1 原理圖設(shè)計(jì)
1. 2. 2 PCB
1. 2. 3 原理圖. PCB設(shè)計(jì)工具
1. 3 電磁兼容和PCB
1. 3. 1 單板自身導(dǎo)致電磁兼容
1. 3. 2 外界因素
1. 3. 3 電磁兼容的要素
1. 4 PCB設(shè)計(jì)
1. 4. 1 準(zhǔn)備工作
1. 4. 2 布局
案例 1. 1：PCB布局不好影響DSP芯片工作
1. 4. 3 分層
1. 4. 4 布線
第2章 旁路. 去耦和儲(chǔ)能
2. 1 電容
2. 1. 1 額定電壓
2. 1. 2 絕緣電阻及漏電流
2. 1. 3 損耗因素
2. 1. 4 溫度系數(shù)
2. 1. 5 諧振頻率
2. 1. 6 電容選擇的要點(diǎn)
2. 2 PCB板上電容的應(yīng)用
2. 2. 1 旁路電容
2. 2. 2 去耦電容
2. 2. 3 儲(chǔ)能電容
第3章 單板傳輸線設(shè)計(jì)
3. 1 阻抗和特性阻抗
3. 1. 1 阻抗
3. 1. 2 特性阻抗
3. 2 傳輸線
3. 2. 1 PCB傳輸線結(jié)構(gòu)
3. 2. 2 反射
3. 2. 3 消除反射的端接方案
3. 2. 4 串?dāng)_
案例3. 1：某產(chǎn)品時(shí)鐘板的設(shè)計(jì)
第4章 單板時(shí)鐘部分的設(shè)計(jì)
4. 1 基本原理
4. 2 PCB設(shè)計(jì)不當(dāng)導(dǎo)致時(shí)鐘問題
4. 2. 1 時(shí)序
4. 2. 2 時(shí)鐘偏移
4. 2. 3 振鈴
4. 2. 4 非線性邊沿
4. 2. 5 上沖／下沖
4. 2. 6 時(shí)鐘源的電源濾波
4. 2. 7 時(shí)鐘驅(qū)動(dòng)電路EMI問題
4. 3 時(shí)鐘系統(tǒng)的EMC設(shè)計(jì)
4. 3. 1 布局
4. 3. 2 共用時(shí)鐘走線
4. 3. 3 時(shí)鐘傳輸線要求及PCB分層
4. 3. 4 其他控制
案例4. 1：某系統(tǒng)時(shí)鐘板ESD試驗(yàn)問題
第5章 單板電源部分設(shè)計(jì)
5. 1 供電系統(tǒng)介紹
5. 1. 1 集中式供電
5. 1. 2 分布式供電
5. 2 分布式供電系統(tǒng)電性能設(shè)計(jì)
5. 2. 1 確定輸出電壓
5. 2. 2 確定輸出電流
5. 2. 3 模塊并聯(lián)
5. 3 電源導(dǎo)致的信號(hào)非理想回路
5. 3. 1 信號(hào)的參考平面為電源層
5. 3. 2 信號(hào)跨越電源平面上的溝槽
5. 3. 3 避免非理想回路
5. 4 電源保護(hù)
5. 4. 1 過流保護(hù)
5. 4. 2 欠壓告警
5. 4. 3 緩啟動(dòng)
5. 4. 4 過壓保護(hù)
5. 5 濾波
5. 5. 1 設(shè)計(jì)要求
5. 5. 2 阻抗失配
5. 5. 3 濾波原理
5. 5. 4 元件參數(shù)選擇
5. 5. 5 PCB設(shè)計(jì)
案例5. 1：模塊電源CASE腳接地問題
第6章 接地設(shè)計(jì)
6. 1 系統(tǒng)接地設(shè)計(jì)
6. 1. 1 聯(lián)合接地的概念
6. 1. 2 接地的分類情況
6. 1. 3 地的簡單分類
6. 1. 4 接地的方法
6. 1. 5 系統(tǒng)接地的要求
案例6. 1：接地不規(guī)范導(dǎo)致基站不工作
6. 2 PCB接地設(shè)計(jì)
6. 2. 1 PCB的接地設(shè)計(jì)原則
6. 2. 2 PCB布局處理
6. 2. 3 PCB分層設(shè)計(jì)
6. 2. 4 PCB地層分割處理
案例6. 2：某一PCB不合理的分層. 分區(qū)
案例6. 3：PCB上的不合適的地層分割
6. 2. 5 PCB上一些關(guān)鍵器件的接地設(shè)計(jì)
6. 3 射頻印制版的接地設(shè)計(jì)
6. 3. 1 射頻設(shè)備的搭接要求
6. 3. 2 射頻設(shè)備接地要求
6. 4 I／O接口設(shè)計(jì)處理
6. 4. 1 差分電路
6. 4. 2 隔離變壓器
6. 4. 3 共模電感
案例6. 4：E1接口的濾波問題
6. 4. 4 光電耦合器
6. 5 相關(guān)電纜的接地設(shè)計(jì)
6. 5. 1 雙絞線,
6. 5. 2 同軸電纜
6. 5. 3 帶狀電纜
6. 5. 4 信號(hào)電纜線屏蔽層的接地
第7章 靜電防護(hù)設(shè)計(jì)
7. 1 靜電放電對元器件的危害
7. 1. 1 直接故障
7. 1. 2 潛在故障
7. 2 人體帶電模型 HBM
7. 2. 1 ESD對器件的損傷
7. 2. 2 ESDX才系統(tǒng)產(chǎn)品的影響
7. 3 PCB的靜電防護(hù)設(shè)計(jì)
7. 3. 1 器件的選擇
7. 3. 2 工藝結(jié)構(gòu)方面PCB抗ESD設(shè)計(jì)
案例7. 1：PCB 藝結(jié)構(gòu)影響ESD 測試
案例7. 2：PCB上復(fù)位鍵外殼接地
案例7. 3：地層平面上的孤島地
7. 4 靜電手環(huán)的使用
第8章 單板上孔. 連接器的設(shè)計(jì)
8. 1 孔的設(shè)計(jì)
8. 1. 1 孔的機(jī)械屬性
8. 1. 2 過孔電容
8. 1. 3 過孔電感
8. 1. 4 回流與過孔的關(guān)系
8. 2 連接器
8. 2. 1 互感
8. 2. 2 串聯(lián)感應(yīng)--如何產(chǎn)生EMI 電磁干擾
8. 2. 3 引腳電容
8. 2. 4 導(dǎo)線電容
8. 2. 5 降低連接器影響的措施
8. 2. 6 特殊的連接器
案例 8. 1：連接器上不恰當(dāng)?shù)男盘?hào)定義
第9章 背板設(shè)計(jì)
9. 1 基礎(chǔ)
9. 1. 1 背板的要求
9. 1. 2 接插件
9. 1. 3 定位設(shè)計(jì)
9. 1. 4 背板材料
9. 2 分層與分區(qū)
9. 2. 1 分層
9. 2. 2 分區(qū)
9. 3 布線
9. 3. 1 時(shí)鐘走線
9. 3. 2 高速數(shù)據(jù)信號(hào)線
9. 3. 3 LVDS布線
9. 3. 4 信號(hào)回路
9. 3. 5 串?dāng)_
9. 3. 6 地環(huán)路控制
9. 4 背板仿真
9. 4. 1 仿真工具
9. 4. 2 仿真模型
9. 4. 3 實(shí)際測量
附錄A 分貝的概念
附錄B 解決系統(tǒng)EMC問題的思路
附錄C PCB電磁兼容設(shè)計(jì)評審大綱
附錄D 名詞術(shù)語
參考文獻(xiàn)