EDA技術與數字系統(tǒng)設計

第1章EDA技術概述
  1.1  EDA技術的發(fā)展史
  1.2  EDA技術的主要內容
  1.2.1  大規(guī)模可編程邏輯器件
  1.2.2  軟件開發(fā)工具
  1.2.3  輸入方式
  1.2.4  相關廠商概述
  1.3  EDA技術的發(fā)展趨勢
  1.3.1  可編程器件的發(fā)展趨勢
  1.3.2  軟件開發(fā)工具的發(fā)展趨勢
  1.3.3  輸入方式的發(fā)展趨勢
第2章  常用數字電路的設計方法
  2.1  組合邏輯電路設計的一般方法
  2.2  時序邏輯電路的設計
第3章  數字系統(tǒng)的設計
  3.1  數字系統(tǒng)設計概述
  3.1.1  數字系統(tǒng)的組成
  3.1.2  數字系統(tǒng)的設計方法
  3.1.3  數字系統(tǒng)設計的一般過程
  3.2  數字系統(tǒng)的描述方法
  3.2.1  寄存器傳輸語言
  3.2.2  算法狀態(tài)機圖(ASM圖)
  3.2.3  備有記憶文檔的狀態(tài)圖(MDS)
  3.3  數字系統(tǒng)設計實例
  3.3.1  設計任務
  3.3.2  設計過程
第4章  VHDL語言基礎
  4.1  VHDL概述
  4.1.1  VHDL語言的起源
  4.1.2  VHDL語言的特點
  4.2 VHDL的基本結構
  4.2.1  實體(ENTITY)
  4.2.2  結構體(ARCHITECTURE)
  4.2.3  庫(LIBRARY)
4.2.4  程序包(PACKAGE)
  4.2.5  配置(CONFIGURATION)
  4.3  VHDL的數據及文字規(guī)則
  4.3.1  VHDL的文字規(guī)則
  4.3.2  VHDL的數據對象(DataObject)
  4.3.3  VHDL的數據類型(DaraType)
  4.3.4  VHDL的類型轉換
  4.4 VHDL的操作符(Operator)
  4.4.1  操作符的種類
  4.4.2  操作符的優(yōu)先級
  4.4.3  邏輯操作符(LogicalOperator)
  4.4.4  關系操作符(RelationalOperatof)
  4.4.5  算術操作符(ArithmeticOperator)
  4.5  VHDL的／順序語句(SequentialStatement)
  4.5.1  賦值語句
  4.5.2  流程控制語句
  4.5.3  等待語句(WAIT)
  4.5.4  子程序調用語句
  4.5.5  返回語句(RETURN)
  4.5.6  空操作語句(NULL)
  4.5.7  其他順序語句
  4.6  VHDL的并行語句(ConcurrentStatement)
  4.6.1  塊語句(BlockStatement)
  4.6.2  進程語句(ProcessStatement)
  4.6.3  并行過程調用語句(ConcurrentProcedureCall)
  4.6.4  并行信號賦值語句(ConcurrentSignalAssignment
  4.6.5  元件例化語句(Componentlnstantiation)
  4.6.6  生成語句(GenerateStatement)
第5章  可編程邏輯器件
  5.1  可編程邏輯器件的基本結構及分類
  5.1.1概述
  5.1.2  基本結構及分類
  5.2  低密度可編程邏輯器件GAL
  5.2.1  GAL器件的基本結構
  5.2.2  GAL器件的介紹
  5.2.3  應用GAL的設計
  5.3  復雜可編程邏輯器件CPLD
  5.3.1  CPLD的基本結構
  5.3.2  Altera公司的器件特點
  5.3.3  Lattice公司的器件產品
  5.4  現場可編程門陣列(FPGA)的基本結構
  5.4.1  FPGA的整體結構
  5.4.2  SpartanII E系列的基本結構
  5.4.3  XilinxFPGA其他系列簡介
  5.5  其他可編程器件
  5.5.1  在系統(tǒng)可編程數字開關GDS和互連器件GDX
  5.5.2  在系統(tǒng)可編程模擬器件
第6章  開發(fā)軟件
  6.1  MAX+plusⅡ簡介
  6.2  MAX+plusⅡ的安裝
  6.3  MAX+plus II的應用
  6.3.1  MAX+plusⅡ下的VHDL實例
  6.3.2  利用庫快速生成功能模塊文件
  6.4  ispLEVER簡介
  6.5  ispLEVER開發(fā)工具的原理圖輸入
  6.6  ispLEVER工具中用VHDL和Verilog語言輸入的設計
第7章  設計實例
  實例1  設計38譯碼器
  實例2  設計BCD七段顯示譯碼器
  實例3  設計計數器
  實例4  設計模擬74LSl60計數器
  實例5  設計交通燈控制器
  實例6  設計乒乓球游戲機
  實例7  設計掃描數碼顯示器
  實例8  數字頻率計的設計
  實例9  設計數字鐘
  實例10  正弦信號發(fā)生器
  附錄A  縮略語詞匯表
  附錄B  常用可編程邏輯器件引腳圖
  參考文獻