計(jì)算機(jī)組成原理與匯編語言程序設(shè)計(jì)（第2版）

第1篇  基 礎(chǔ) 知 識(shí)
第1章  緒論
1.1  計(jì)算機(jī)的基本概念
1.1.1  存儲(chǔ)程序工作方式
1.1.2  信息的數(shù)字化表示
1.2  計(jì)算機(jī)系統(tǒng)的硬、軟件組成
1.2.1  計(jì)算機(jī)硬件系統(tǒng)
1.2.2  計(jì)算機(jī)軟件系統(tǒng)
1.3  層次結(jié)構(gòu)模型
1.3.1  從計(jì)算機(jī)系統(tǒng)組成角度劃分層次結(jié)構(gòu)
1.3.2  從語言功能角度劃分層次結(jié)構(gòu)
1.3.3  軟、硬件在邏輯上的等價(jià)
1.4  計(jì)算機(jī)的工作過程
1.4.1  處理問題的步驟
1.4.2  指令執(zhí)行過程
1.5  數(shù)字計(jì)算機(jī)的特點(diǎn)與性能指標(biāo)
1.5.1  數(shù)字計(jì)算機(jī)的特點(diǎn)
1.5.2  計(jì)算機(jī)的性能指標(biāo)
1.6  計(jì)算機(jī)的發(fā)展與應(yīng)用
1.6.1  計(jì)算機(jī)的發(fā)展歷程
1.6.2  提高計(jì)算機(jī)性能的若干技術(shù)
1.6.3  計(jì)算機(jī)應(yīng)用舉例
習(xí)題1
第2章  計(jì)算機(jī)中的信息表示
2.1  數(shù)值型數(shù)據(jù)的表示
2.1.1  進(jìn)位計(jì)數(shù)制
2.1.2  帶符號(hào)數(shù)的表示
2.1.3  定點(diǎn)數(shù)與浮點(diǎn)數(shù)
2.2  字符的表示
2.2.1  ASCII碼
2.2.2  UNICODE編碼
2.2.3  漢字編碼簡介
2.3  指令信息的表示
2.3.1  指令格式
2.3.2  常用尋址方式
2.3.3  指令類型
2.3.4  PentiumⅡ指令格式
2.3.5  SPARC指令格式
2.4  校驗(yàn)技術(shù)
2.4.1  奇偶校驗(yàn)碼
2.4.2  循環(huán)冗余校驗(yàn)碼
習(xí)題2
第2篇  計(jì)算機(jī)系統(tǒng)分層結(jié)構(gòu)
第3章  微體系結(jié)構(gòu)層——CPU組織
3.1  CPU的組成和功能
3.1.1  CPU的組成
3.1.2  指令執(zhí)行過程
3.1.3  時(shí)序控制方式
3.1.4  指令流水線
3.2  算術(shù)邏輯部件ALU和運(yùn)算方法
3.2.1  算術(shù)邏輯部件ALU
3.2.2  定點(diǎn)數(shù)運(yùn)算方法
3.2.3  浮點(diǎn)數(shù)運(yùn)算方法
3.2.4  十進(jìn)制數(shù)加減運(yùn)算
3.3  CPU模型機(jī)的組成及其數(shù)據(jù)通路
3.3.1  基本組成
3.3.2  數(shù)據(jù)傳送
3.4  組合邏輯控制器原理
3.4.1  模型機(jī)的指令系統(tǒng)
3.4.2  模型機(jī)的時(shí)序系統(tǒng)
3.4.3  指令流程
3.4.4  微命令的綜合與產(chǎn)生
3.4.5  小結(jié)
3.5  微程序控制器原理
3.5.1  微程序控制概念
3.5.2  微指令編碼方式
3.5.3  微程序的順序控制
3.5.4  微指令格式
3.5.5  典型微指令舉例
3.6  精簡指令集計(jì)算機(jī)（RISC）
3.6.1  RISC與CISC的概念
3.6.2  UltraSPARC CPU的微體系結(jié)構(gòu)
習(xí)題3
第4章  指令系統(tǒng)層
4.1  80X86 CPU
4.1.1  8086/8088 CPU
4.1.2  80386/80486 CPU
4.1.3  Pentium系列CPU
4.2  80X86 CPU的寄存器和主存儲(chǔ)器
4.2.1  80x86 CPU的寄存器
4.2.2  80x86的主存儲(chǔ)器
4.3  80X86 CPU的指令系統(tǒng)
4.3.1  80x86尋址方式
4.3.2  80x86 CPU指令系統(tǒng)
習(xí)題4
第5章  匯編語言層
5.1  概述
5.2  匯編語言語句格式
5.3  80X86宏匯編語言數(shù)據(jù)、表達(dá)式和運(yùn)算符
5.3.1  常數(shù)
5.3.2  變量
5.3.3  標(biāo)號(hào)
5.3.4  表達(dá)式與運(yùn)算符
5.4  80X86 宏匯編語言偽指令
5.4.1  符號(hào)定義語句
5.4.2  處理器選擇偽指令
5.4.3  段結(jié)構(gòu)偽指令（SEGMENT/ENDS）
5.4.4  段組偽指令（GROUP）
5.4.5  內(nèi)存模式和簡化段定義偽指令
5.4.6  定位和對(duì)準(zhǔn)偽指令
5.4.7  過程定義偽指令（PROC/ENDP）
5.4.8  包含偽指令（INCLUDE）
5.4.9  標(biāo)題偽指令（TITLE）
5.5  宏指令
5.6  匯編語言程序設(shè)計(jì)基本技術(shù)
5.6.1  程序設(shè)計(jì)步驟
5.6.2  順序程序設(shè)計(jì)
5.6.3  分支程序設(shè)計(jì)
5.6.4  循環(huán)程序設(shè)計(jì)
5.6.5  子程序設(shè)計(jì)
5.6.6  系統(tǒng)功能子程序的調(diào)用
5.6.7  匯編語言程序的開發(fā)
習(xí)題5
第3篇  存儲(chǔ)系統(tǒng)與輸入/輸出系統(tǒng)
第6章  存儲(chǔ)系統(tǒng)
6.1  概述
6.1.1  存儲(chǔ)器的分類
6.1.2  主存的主要技術(shù)指標(biāo)
6.2  存儲(chǔ)原理
6.2.1  半導(dǎo)體存儲(chǔ)器的存儲(chǔ)原理
6.2.2  磁表面存儲(chǔ)器的存儲(chǔ)原理
6.2.3  光存儲(chǔ)器的存儲(chǔ)原理
6.3  主存儲(chǔ)器的組織
6.3.1  主存儲(chǔ)器的邏輯設(shè)計(jì)
6.3.2  主存儲(chǔ)器與CPU的連接
6.3.3  Pentium CPU與存儲(chǔ)器組織
6.3.4  高級(jí)DRAM
6.4  高速緩沖存儲(chǔ)器Cache
6.4.1  Cache的工作原理
6.4.2  Cache的組織
6.4.3  PentiumⅡCPU的Cache組織
6.5  外部存儲(chǔ)器
6.5.1  硬磁盤存儲(chǔ)器
6.5.2  軟磁盤存儲(chǔ)器
6.5.3  光盤存儲(chǔ)器
6.5.4  磁帶存儲(chǔ)器
6.6  物理存儲(chǔ)系統(tǒng)的組織
6.6.1  存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
6.6.2  磁盤冗余陣列
6.6.3  并行存儲(chǔ)技術(shù)
6.7  虛擬存儲(chǔ)系統(tǒng)的組織
6.7.1  概述
6.7.2  虛擬存儲(chǔ)器的組織方式
6.7.3  Pentium CPU支持的虛擬存儲(chǔ)器
6.7.4  存儲(chǔ)管理部件（MMU）
習(xí)題6
第7章  輸入/輸出系統(tǒng)
7.1  概述
7.1.1  主機(jī)與外圍設(shè)備間的連接方式
7.1.2  I/O接口的功能和分類
7.1.3  接口的編址和I/O指令
7.2  直接程序控制方式
7.2.1  立即程序傳送方式
7.2.2  程序查詢方式
7.3  程序中斷方式
7.3.1  中斷的基本概念
7.3.2  中斷的過程
7.3.3  中斷接口模型
7.3.4  中斷接口舉例
7.4  DMA方式
7.4.1  DMA方式的一般概念
7.4.2  DMA過程
7.4.3  DMA接口組成
7.4.4  DMA控制器編程及應(yīng)用
7.5  通道與IOP
7.5.1  通道
7.5.2  IOP與外圍處理機(jī)
7.6  系統(tǒng)總線
7.6.1  總線的功能與分類
7.6.2  總線標(biāo)準(zhǔn)及信號(hào)組成
7.6.3  總線操作時(shí)序
7.6.4  典型總線舉例
7.7  典型外設(shè)接口
7.7.1  ATA接口
7.7.2  SCSI接口
習(xí)題7
第8章  I/O設(shè)備與I/O程序設(shè)計(jì)
8.1  概述
8.1.1  I/O設(shè)備的分類
8.1.2  工作機(jī)制中的幾個(gè)層次
8.2  鍵盤
8.2.1  鍵盤的結(jié)構(gòu)與工作原理
8.2.2  鍵盤驅(qū)動(dòng)程序
8.3  打印機(jī)
8.3.1  打印設(shè)備
8.3.2  打印機(jī)驅(qū)動(dòng)程序
8.4  顯示器
8.4.1  CRT顯示器
8.4.2  CRT適配器技術(shù)指標(biāo)
8.4.3  LCD液晶顯示器和等離子顯示技術(shù)
8.4.4  顯示器軟件調(diào)用
習(xí)題8
附錄A  ASCII碼字符表
參考文獻(xiàn)