計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)系統(tǒng)的硬件與軟件
1.1.1 計(jì)算機(jī)硬件和軟件的概念
1.1.2 計(jì)算機(jī)程序、指令和語言
1.2 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3 計(jì)算機(jī)的分類及其應(yīng)用
1.3.1計(jì)算機(jī)的分類
1.3.2計(jì)算機(jī)的應(yīng)用
1.4 計(jì)算機(jī)的特點(diǎn)和主要性能指標(biāo)
1.4.1 計(jì)算機(jī)的特點(diǎn)
1.4.2計(jì)算機(jī)的性能指標(biāo)
1.5 電子計(jì)算機(jī)的發(fā)展簡史
1.5.1 電子計(jì)算機(jī)的發(fā)展歷史
1.5.2 微型計(jì)算機(jī)的發(fā)展
1.5.3 計(jì)算機(jī)的發(fā)展趨勢
1.5.4 我國計(jì)算機(jī)產(chǎn)業(yè)的發(fā)展
習(xí)題
第2章 數(shù)據(jù)在計(jì)算機(jī)中的表示
2. 1 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
2.1.1 進(jìn)位計(jì)數(shù)制
2.1.2 常用進(jìn)位計(jì)數(shù)制間的相互轉(zhuǎn)換
2.2 數(shù)值數(shù)據(jù)在計(jì)算機(jī)中的表示
2.2.1 機(jī)器數(shù)
2.2.2 定點(diǎn)數(shù)的原碼、反碼、補(bǔ)碼和移碼
2.2.3 定點(diǎn)數(shù)和浮點(diǎn)數(shù)
2.2.4 十進(jìn)制數(shù)的編碼
2.3 非數(shù)值數(shù)據(jù)的表示
2.3.1 字符數(shù)據(jù)的表示
2.3.2 漢字編碼
2.4 數(shù)據(jù)校驗(yàn)碼
2.4.1 碼制的距離
2.4.2 奇偶校驗(yàn)碼
2.4.3 海明碼
2.4.4 循環(huán)冗余校驗(yàn)碼
習(xí)題
第3章 計(jì)算機(jī)的基本器件
3.1 基本邏輯操作與邏輯門的實(shí)現(xiàn)
3.1.1 三種基本邏輯運(yùn)算
3.1.2 邏輯門的實(shí)現(xiàn)
3.1.3 正邏輯和負(fù)邏輯
3.2 組合邏輯電路
3.2.1 加法器
3.2.2 算術(shù)邏輯運(yùn)算單元
3.2.3 譯碼器
3.2.4 數(shù)據(jù)選擇器
3.3 時序邏輯電路
3.3.1 觸發(fā)器
3.3.2 寄存器
3.3.3 計(jì)數(shù)器
3.4 總線
3.4.1 總線原理
3.4.2 總線分類
3.4.3 三態(tài)門
3.4.4 總線標(biāo)準(zhǔn)
3.4.5 總線緩沖器和總線控制器
3.5 時鐘發(fā)生器
3.5.1 時鐘發(fā)生器芯片8284介紹
3.5.2 8284與CPU的連接
習(xí)題
第4章 機(jī)器數(shù)的運(yùn)算方法及運(yùn)算器
4. 1 機(jī)器數(shù)的加減運(yùn)算
4.1.1 原碼加法
4.1.2 補(bǔ)碼加法
4.1.3 減法運(yùn)算
4.2 定點(diǎn)乘法
4.2.1 原碼一位乘法
4.2.2 補(bǔ)碼一位乘法
4.2.3 原碼兩位乘法
4.2.4 補(bǔ)碼兩位乘法
4.3 定點(diǎn)除法
4.3.1 定點(diǎn)原碼除法
4.3.2 定點(diǎn)補(bǔ)碼除法
4.4 浮點(diǎn)數(shù)的算術(shù)運(yùn)算
4.4.1 浮點(diǎn)數(shù)的補(bǔ)碼加法運(yùn)算
4.4.2 浮點(diǎn)數(shù)的乘法運(yùn)算
4.4.3 浮點(diǎn)數(shù)的除法運(yùn)算
4.5 邏輯運(yùn)算
4.5.1 邏輯非
4.5.2 邏輯與
4.5.3 邏輯或
4.5.4 邏輯異或
4.6 運(yùn)算器的組成和結(jié)構(gòu)
4.6.1 算術(shù)邏輯運(yùn)算單元ALU
4.6. 2 通用寄存器組
4.6.3 狀態(tài)寄存器
4.6.4 數(shù)據(jù)通路
4.6.5 運(yùn)算器的基本結(jié)構(gòu)
4.6.6 運(yùn)算器組成實(shí)例
4.7 浮點(diǎn)運(yùn)算器
4.7.1 80387的主要性能
4.7.2 80387的內(nèi)部結(jié)構(gòu)
4.7.3 80387的硬件特性
4. 7. 4 協(xié)處理器的工作方式
習(xí)題
第5章 指令系統(tǒng)
5.1 指令格式和尋址方式
5.1. 1 指令格式
5.1. 2 尋址方式
5.1.3 指令操作碼的編碼格式
5.2 指令的種類
5.2.1 數(shù)據(jù)傳送類指令
5.2.2 算術(shù)邏輯運(yùn)算類指令
5.2.3 字符串處理指令
5.2. 4 輸入輸出指令
5.2.5 特權(quán)指令和陷阱指令
5.2.6 轉(zhuǎn)移指令
5.2.7 子程序調(diào)用指令
5.2.8 處理器控制指令
5.3 指令的執(zhí)行方式
5.3.1 順序執(zhí)行方式
5.3.2 重疊執(zhí)行方式
5.3.3 流水線方式
5.3.4 指令的執(zhí)行過程
習(xí)題
第6章 主存儲器和存儲系統(tǒng)結(jié)構(gòu)
6.1 存儲器與存儲系統(tǒng)概述
6.1.1 存儲器分類
6.1.2 存儲器的層次結(jié)構(gòu)
6.2 主存儲器
6.2.1 主存儲器的性能技術(shù)指標(biāo)
6.2.2 隨機(jī)存取存儲器
6.2.3 只讀存儲器
6.3 并行主存儲器
6.4 高速緩沖存儲器
6.4.1 高速緩沖存儲器的工作原理
6.4.2 高速緩沖存儲器的組織與管理
6.5 虛擬存儲器
6.5.1 虛擬存儲器的基本概念
6.5.2 頁式虛擬存儲器
6.5.3 段式虛擬存儲器
6.5.4 段頁式虛擬存儲器
6.6 存儲保護(hù)
6.6.1 存儲區(qū)域保護(hù)
6.6.2 訪問方式保護(hù)
習(xí)題
第7章 中央處理器
7. 1 中央處理器(CPU)的功能及組成
7.1.1 CPU的功能
7.1.2 CPU的組成
7.1.3 CPU中的主要寄存器
7. 1.4 操作控制器和時序產(chǎn)生器
7. 2 指令周期
7.2.1 指令周期的基本概念
7.2.2 非訪內(nèi)指令的指令周期
7.2.3 直接訪內(nèi)指令的指令周期
7.2.4 間接訪內(nèi)指令的指令周期
7.2.5 程序控制指令的指令周期
7.3 組合邏輯控制器
7.3.1 組合邏輯控制器原理
7.3.2 組合邏輯控制器舉例
7.4 微程序控制器
7.4.1 微程序控制器的基本原理
7.4.2 微指令結(jié)構(gòu)
7.4.3 串／并行微程序控制
7.4.4 動態(tài)微程序設(shè)計(jì)
7.5 門陣列控制器
7.5.1 通用可編程邏輯器件
7.5.2 門陣列控制器
7.6 流水線處理器
7.6.1 流水線原理
7.6.2 流水線分類
7.6.3 流水線中的相關(guān)問題
7.7 RISC硬件結(jié)構(gòu)
7.7.1 RISC特點(diǎn)
7.7.2 RISC CPU
7.7.3 RISC寄存器
習(xí)題
第8章 外部設(shè)備
8.1 外部設(shè)備概述
8.1.1 外部設(shè)備的功能
8.1.2 外部設(shè)備的分類
8.1.3 外部設(shè)備與主機(jī)系統(tǒng)的聯(lián)系
8.2 輸入設(shè)備
8.2.1 鍵盤
8.2.2 圖形輸入設(shè)備
8.2.3 其他輸入設(shè)備
8.3 顯示設(shè)備
8.3.1 顯示設(shè)備分類及顯示技術(shù)的有關(guān)術(shù)語
8.3.2 字符顯示器
8.3.3 圖形顯示器
8.3.4 圖像顯示器
8.4 打印機(jī)
8.4.1 打印機(jī)的分類
8.4.2 點(diǎn)陣針式打印機(jī)
8.4.3 激光打印機(jī)
8.4.4 噴墨打印機(jī)
8.5 磁記錄設(shè)備
8.5.1 磁記錄設(shè)備概述
8.5.2 硬磁盤存儲器
8.5. 3 軟磁盤存儲器
8.5.4 磁帶存儲器
8.6 光盤存儲器
8.6.1 概述
8.6.2 組成
8.6.3 工作原理
習(xí)題
第9章 主機(jī)與外設(shè)的數(shù)據(jù)傳輸方式
9.1 概述
9.2 程序查詢方式
9.2.1 程序查詢方式的接口
9.2.2 程序查詢輸入／輸出方式
9.3 程序中斷方式
9.3.1 中斷的基本概念
9.3.2 中斷方式的接口
9.3.3 中斷的響應(yīng)和處理
9.3.4 多級中斷
9.4 DMA方式
9.4.1 DMA方式的基本概念
9.4.2 DMA傳送方式
9.4.3 基本的DMA控制器
9.4.4 DMA工作過程
9.5 通道方式
9.5.1 通道的作用和功能
9.5.2 通道的種類
9.5.3 通道的工作過程
習(xí)題