數(shù)字電路基礎(chǔ)及快速識圖

第1章 數(shù)字電路概論 1 1.1 模擬信號與數(shù)字信號 1 1.1.1 模擬量與模擬信號 2 1.1.2 數(shù)字量與數(shù)字信號 2 1.2 數(shù)字電路的特點 4 1.3 集成電路的分類及型號的命名 6 1.3.1 數(shù)字電路的有源器件及邏輯電平 6 1.3.2 集成電路的分類及型號的命名方法 7 小結(jié) 11 第2章 數(shù)字邏輯基礎(chǔ) 12 2.1 數(shù)制與碼制 12 2.1.1 計數(shù)體制 12 2.1.2 不同數(shù)制間的相互轉(zhuǎn)換 14 2.1.3 碼制 16 知識鏈接 在數(shù)字化設(shè)備中為什么采用二進制 18 2.2 邏輯代數(shù)基本概念和基本邏輯運算 18 2.2.1 邏輯代數(shù)基本概念 18 2.2.2 三種基本邏輯運算 19 知識鏈接 二進制加法運算和邏輯加法運算的含義和算法有何不同 22 邏輯代數(shù)與普通代數(shù)有什么區(qū)別 22 2.3 邏輯代數(shù)的基本公式、基本定律和運算規(guī)則 22 2.3.1 二值邏輯公理 23 2.3.2 邏輯代數(shù)的基本定律(定理) 23 2.3.3 邏輯代數(shù)的三個重要規(guī)則 24 2.4 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換 26 2.4.1 邏輯函數(shù)及其表示方法 26 2.4.2 邏輯函數(shù)的相互轉(zhuǎn)換 28 2.5 邏輯函數(shù)的代數(shù)化簡法(公式化簡法) 29 2.6 邏輯函數(shù)的卡諾圖化簡法(幾何化簡法) 32 2.6.1 邏輯函數(shù)的最小項 32 2.6.2 邏輯函數(shù)的卡諾圖表示法 34 2.6.3 用卡諾圖表示邏輯函數(shù) 36 2.6.4 用卡諾圖化簡邏輯函數(shù) 37 2.6.5 具有無關(guān)項的邏輯函數(shù)的化簡 40 小結(jié) 44 第3章 邏輯門電路 45 3.1 門電路概述 45 3.1.1 邏輯變量的兩種取值及邏輯規(guī)定 45 3.1.2 門電路的組成和分類 46 3.2 二極管、三極管和MOS管的開關(guān)特性 47 3.2.1 半導(dǎo)體二極管的開關(guān)特性 48 3.2.2 半導(dǎo)體三極管的開關(guān)特性 49 3.2.3 MOS型場效應(yīng)管的開關(guān)特性 51 3.3 分立元件邏輯門電路 53 3.3.1 二極管門電路 54 3.3.2 三極管非門電路(反相器) 55 3.3.3 MOS管非門電路 56 3.3.4 常用復(fù)合門電路 57 3.4 TTL集成門電路 59 3.4.1 TTL集成門電路及其集成器件系列 59 3.4.2 TTL非門(反相器) 61 識圖與解讀 TTL集成電路引腳(外引線)編號的判斷方法 62 3.4.3 TTL與非門 62 識圖與解讀 TTL與非門電路的型號及通用性 66 采用與非門74LS00的交流電停電音響報警電路 68 3.4.4 集電極開路與非門(OC門) 70 3.4.5 三態(tài)輸出門(TSL門) 72 3.4.6 其他TTL門電路 74 識圖與解讀 TTL器件型號的國際通用性及CT54/CT74系列 74 3.5 CMOS集成門電路 76 3.5.1 MOS集成門電路概述 76 3.5.2 CMOS集成門系列及其型號命名 76 3.5.3 CMOS反相器(非門) 78 識圖與解讀 采用反相器CC4069的雙音發(fā)生器 80 3.5.4 CMOS與非門和或非門電路 82 3.5.5 其他CMOS集成門電路 83 用法與導(dǎo)讀 集成門電路多余輸入端的處理 85 3.6 CMOS電路與TTL電路的接口 87 3.6.1 接口電路簡介 87 3.6.2 TTL電路驅(qū)動CMOS電路 88 3.6.3 CMOS電路驅(qū)動TTL電路 90 識圖與解讀 中、美、日三國常用門電路邏輯符號的認讀 91 知識鏈接 八種門電路的邏輯關(guān)系、相應(yīng)邏輯運算及其運算口訣 91 小結(jié) 93 第4章 組合邏輯電路 95 4.1 組合邏輯電路概述 95 4.2 組合邏輯電路的分析方法和設(shè)計方法 96 4.2.1 組合邏輯電路的分析方法 96 4.2.2 組合邏輯電路的設(shè)計方法 98 跟我學設(shè)計 組合邏輯電路應(yīng)用實例設(shè)計(一) 100 組合邏輯電路應(yīng)用實例設(shè)計(二) 101 組合邏輯電路應(yīng)用實例設(shè)計(三) 101 4.3 加法器 102 4.3.1 半加器 103 4.3.2 全加器 104 4.3.3 多位加法和集成加法器 105 用法與導(dǎo)讀 用一個四位加法器實現(xiàn)四位加法/減法器 106 知識鏈接 反碼與補碼 109 跟我學設(shè)計 組合邏輯電路應(yīng)用實例設(shè)計(四) 109 4.4 編碼器 111 4.4.1 二進制編碼器 111 4.4.2 二-十進制編碼器 112 4.4.3 優(yōu)先編碼器 114 4.4.4 通用型優(yōu)先編碼集成電路 115 用法與導(dǎo)讀 用兩片74148擴展為16-4線優(yōu)先編碼器 118 4.5 譯碼器 119 4.5.1 譯碼器概述 120 4.5.2 二進制譯碼器 120 用法與導(dǎo)讀 用兩片3-8線譯碼器74138組成一個4-16線譯碼器 122 4.5.3 二-十進制譯碼器(8421 BCD譯碼器) 123 跟我學設(shè)計 組合邏輯電路應(yīng)用實例設(shè)計(五) 124 4.5.4 顯示譯碼器 126 用法與導(dǎo)讀 用8片74LS48組成具有滅零功能的數(shù)碼顯示系統(tǒng) 131 4.6 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 132 4.6.1 數(shù)據(jù)選擇器 132 用法與導(dǎo)讀 用兩片74LS151組成一個十六選一數(shù)據(jù)選擇器 135 4.6.2 數(shù)據(jù)分配器 136 跟我學設(shè)計 組合邏輯電路應(yīng)用實例設(shè)計(六) 137 4.7 數(shù)值比較器 138 用法與導(dǎo)讀 用兩片7485(74LS85)級聯(lián)擴展成8位數(shù)值比較器 140 小結(jié) 141 第5章 觸發(fā)器 143 5.1 觸發(fā)器概述 143 5.2 基本RS觸發(fā)器 144 5.2.1 由與非門構(gòu)成的基本RS觸發(fā)器 144 用法與導(dǎo)讀 采用基本RS觸發(fā)器的防抖動開關(guān) 147 5.2.2 由或非門構(gòu)成的基本RS觸發(fā)器 148 5.2.3 集成基本RS觸發(fā)器(三態(tài)RS鎖存觸發(fā)器) 148 跟我學設(shè)計 采用RS觸發(fā)器的搶答器電路 150 5.3 同步觸發(fā)器(鐘控觸發(fā)器) 151 5.3.1 同步RS觸發(fā)器 152 5.3.2 同步JK觸發(fā)器 154 5.4 邊沿觸發(fā)器 156 5.4.1 下降沿JK觸發(fā)器 157 5.4.2 集成邊沿JK觸發(fā)器 159 5.4.3 T觸發(fā)器和T′觸發(fā)器 161 5.5 邊沿觸發(fā)維持阻塞D觸發(fā)器 162 5.5.1 維持阻塞D觸發(fā)器 162 5.5.2 集成D觸發(fā)器 165 識圖與解讀 觸發(fā)器的類型與新舊邏輯符號 167 5.6 不同類型觸發(fā)器間的相互轉(zhuǎn)換 168 5.6.1 觸發(fā)器間的轉(zhuǎn)換 168 5.6.2 JK觸發(fā)器轉(zhuǎn)換成D、T(T′)和RS觸發(fā)器 169 5.6.3 D觸發(fā)器轉(zhuǎn)換成JK、T、T′和RS觸發(fā)器 170 識圖與解讀 觸發(fā)器電路結(jié)構(gòu)的演變與特性改善解讀 171 小結(jié) 172 第6章 時序邏輯電路 175 6.1 時序邏輯電路概述 175 6.1.1 時序邏輯電路的結(jié)構(gòu)和主要特點 175 6.1.2 時序邏輯電路的知識結(jié)構(gòu)和內(nèi)容 176 6.2 時序邏輯電路的分析方法 176 6.2.1 同步時序邏輯電路的分析方法 177 6.2.2 異步時序邏輯電路的分析方法 180 6.3 同步計數(shù)器 182 6.3.1 同步二進制計數(shù)器 183 6.3.2 集成同步二進制計數(shù)器 185 6.3.3 用同步二進制計數(shù)器構(gòu)成N進制計數(shù)器 187 用法與導(dǎo)讀 用兩片74161構(gòu)成二十四進制計數(shù)器 189 用兩片74161構(gòu)成五十進制計數(shù)器 190 用三片74161構(gòu)成12位二進制計數(shù)器 190 6.4 異步計數(shù)器 191 6.4.1 異步二進制計數(shù)器 191 6.4.2 集成異步計數(shù)器 193 6.4.3 用集成異步計數(shù)器構(gòu)成任意(N)進制計數(shù)器 195 用法與導(dǎo)讀 利用異步計數(shù)器級聯(lián)方法構(gòu)成多位任意進制計數(shù)器 197 知識鏈接 同步計數(shù)器和異步計數(shù)器的異同 198 6.5 寄存器和移位寄存器 198 6.5.1 數(shù)據(jù)寄存器(數(shù)碼寄存器) 199 6.5.2 移位寄存器 200 6.5.3 集成移位寄存器 203 6.5.4 移位寄存器的應(yīng)用 205 小結(jié) 210 第7章 數(shù)/模與模/數(shù)轉(zhuǎn)換器 213 7.1 概述 213 7.2 數(shù)/模轉(zhuǎn)換器 214 7.2.1 D/A轉(zhuǎn)換器的基本工作原理 214 7.2.2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 215 7.2.3 權(quán)電流型D/A轉(zhuǎn)換器 217 7.2.4 D/A轉(zhuǎn)換器的主要技術(shù)參數(shù) 220 7.2.5 通用型集成D/A轉(zhuǎn)換器AD7520 221 用法與導(dǎo)讀 通用型集成D/A轉(zhuǎn)換器AD7520的應(yīng)用與連接 223 7.2.6 集成8位D/A轉(zhuǎn)換器DAC0832 224 7.3 模/數(shù)轉(zhuǎn)換器 227 7.3.1 A/D轉(zhuǎn)換器的基本工作原理 228 7.3.2 逐次逼近型A/D轉(zhuǎn)換器 231 7.3.3 雙積分型A/D轉(zhuǎn)換器 233 7.3.4 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù) 236 7.3.5 典型集成A/D轉(zhuǎn)換器ADC0809 236 用法與導(dǎo)讀 ADC0809的應(yīng)用 239 小結(jié) 241 第8章 脈沖信號的產(chǎn)生與變換 243 8.1 概述 243 8.1.1 脈沖信號及其參數(shù) 243 8.1.2 矩形脈沖的產(chǎn)生 244 8.2 多諧振蕩器 244 8.2.1 對稱多諧振蕩器 244 8.2.2 不對稱多諧振蕩器 246 8.2.3 RC環(huán)形多諧振蕩器 249 8.3 單穩(wěn)態(tài)觸發(fā)器 250 8.3.1 單穩(wěn)態(tài)觸發(fā)器的特點和用途 250 8.3.2 微分型單穩(wěn)態(tài)觸發(fā)器 251 8.3.3 積分型單穩(wěn)態(tài)觸發(fā)器 253 用法與導(dǎo)讀 高靈敏觸摸式音響報警器設(shè)計與制作 255 8.3.4 集成單穩(wěn)態(tài)觸發(fā)器 257 8.3.5 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 261 用法與導(dǎo)讀 由一片CC4528構(gòu)成的單穩(wěn)延時繼電控制電路 263 8.4 石英晶體振蕩器 264 8.4.1 石英晶體的基本特性 264 8.4.2 采用TTL門電路的石英晶體振蕩器 266 8.4.3 采用CMOS門電路的石英晶體振蕩器 267 識圖與解讀 標準秒時鐘信號發(fā)生器電路 268 小結(jié) 269 第9章 綜合應(yīng)用與典型課題設(shè)計實例及其解讀 270 9.1 綜合應(yīng)用與課題設(shè)計 270 9.2 電路的識圖、讀圖與解讀 272 9.3 兩款八路智力競賽搶答器電路 275 9.3.1 智力競賽搶答器的基本原理和組成框圖 275 9.3.2 采用具有鎖存功能的觸發(fā)器八路智力競賽搶答器 276 9.3.3 采用8-3線優(yōu)先編碼器的八路智力競賽搶答器 277 9.4 數(shù)字顯示秒表電路 279 9.5 紅外自動計數(shù)四位數(shù)字顯示電路 282 9.6 數(shù)顯式紅外光控可逆計數(shù)器電路 285 9.7 數(shù)字顯示心率測試儀電路 288 9.8 采用CC14433型A/D轉(zhuǎn)換器的312位直流數(shù)字電壓表 290 9.9 312位數(shù)字顯示0～200mV直流毫伏表 296 9.10 采用CC7106/7107/7116/7126雙積分型A/D轉(zhuǎn)換器的數(shù)字顯示直流電壓表 299 9.10.1 采用CC7107型A/D轉(zhuǎn)換器的312位直流數(shù)字電壓表 300 9.10.2 采用CC7106(7126)型A/D轉(zhuǎn)換器的312位液晶顯示直流數(shù)字電壓表 302 9.10.3 采用CC7116型A/D轉(zhuǎn)換器的312位直流數(shù)字電壓表 304 9.10.4 關(guān)于CC7106/7107兩種量程(200.0mV和2.0V)電路參數(shù)的選用 305 小結(jié) 307