數(shù)字電子技術(shù)基礎(chǔ)

第1章數(shù)字電子技術(shù)理論基礎(chǔ)
1.1數(shù)字電路概述
1.1.1數(shù)字信號與數(shù)字電路
1.1.2數(shù)字電路的特點(diǎn)
1.2數(shù)制和碼制
1.2.1數(shù)制
1.2.2數(shù)制轉(zhuǎn)換
1.2.3碼制
1.3邏輯函數(shù)及其表示方法
1.3.1邏輯代數(shù)
1.3.2三種基本邏輯運(yùn)算
1.3.3常用的復(fù)合邏輯運(yùn)算
1.3.4邏輯函數(shù)的表示方法及相互轉(zhuǎn)換
1.4邏輯代數(shù)的基本定律和規(guī)則,
1.4.1邏輯代數(shù)的基本定律
1.4.2邏輯代數(shù)的基本規(guī)則
1.5邏輯函數(shù)的公式化簡法
1.5.1邏輯函數(shù)的不同表達(dá)方式
1.5.2邏輯函數(shù)的公式化簡法
1.6邏輯函數(shù)的卡諾圖化簡法
1.6.1邏輯函數(shù)的最小項(xiàng)及其表達(dá)式
1.6.2邏輯函數(shù)的卡諾圖表示法
1.6.3用卡諾圖化簡邏輯函數(shù)
1.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡
1.7.1邏輯函數(shù)中的約束項(xiàng)
1.7.2利用無關(guān)項(xiàng)化簡邏輯函數(shù)
本章小結(jié)
習(xí)題
第2章邏輯門電路
2.1二極管和三極管的開關(guān)特性
2.1.1二極管的開關(guān)特性
2.1.2三極管的開關(guān)特性
2.2基本邏輯門電路
2.2.1三種基本門電路
2.2.2DTL與非門
2.3TTL邏輯門電路
2.3.1TTL與非門的工作原理
2.3.2TTL與非門的外特性及有關(guān)參數(shù)
2.4其他類型的TTL門電路
2.4.1集電極開路與非門(OC門)
2.4.2三態(tài)門(TSL門)
2.4.3TTL與或非門和異或門
2.5CMOS反相器門電路
2.5.1MOS管的開關(guān)特性
2.5.2CMOS反相器
2.6其他CMOS門電路
2.6.1CMOS與非門
2.6.2CMOS或非門
2.6.3CMOS傳輸門(TG門)
2.7正負(fù)邏輯問題
2.8門電路在實(shí)際應(yīng)用中應(yīng)注意的問題
2.8.1多余輸入端的處理
2.8.2TTL和CMOS電路外接負(fù)載問題
2.8.3TTL與CMOS電路的接口技術(shù)
技能訓(xùn)練1：門電路的功能和參數(shù)測試
實(shí)用資料速查：集成門電路相關(guān)資料
本章小結(jié)
習(xí)題
第3章組合邏輯電路
3.1組合邏輯電路的分析方法和設(shè)計(jì)方法
3.1.1組合邏輯電路的基本概念
3.1.2組合邏輯電路的分析方法
3.1.3組合邏輯電路的設(shè)計(jì)方法
3.2編碼器
3.2.1編碼器的原理和分類
3.2.2集成編碼器
3.3譯碼器和數(shù)據(jù)分配器
3.3.1譯碼器的原理及分類
3.3.2集成譯碼器
3.3.3數(shù)據(jù)分配器
3.4數(shù)據(jù)選擇器
3.4.1數(shù)據(jù)選擇器的原理
3.4.2集成數(shù)據(jù)選擇器
3.5數(shù)值比較器
3.5.1數(shù)值比較器的原理
3.5.2集成數(shù)值比較器
3.6算術(shù)運(yùn)算電路
3.6.1半加器和全加器
3.6.2集成算術(shù)運(yùn)算電路
3.7組合邏輯電路中的競爭與冒險
3.7.1產(chǎn)生競爭冒險的原因
3.7.2冒險的消除方法
技能訓(xùn)練1：用門電路組成半加器及全加器
技能訓(xùn)練2：數(shù)據(jù)選擇器的應(yīng)用
技能訓(xùn)練3：顯示譯碼器的應(yīng)用
實(shí)用資料速查：常用組合邏輯電路功能部件相關(guān)資料
本章小結(jié)
習(xí)題
第4章觸發(fā)器
4.1觸發(fā)器的電路結(jié)構(gòu)及工作原理
4.1.1基本RS觸發(fā)器
4.1.2同步RS觸發(fā)器
4.1.3主從觸發(fā)器和邊沿觸發(fā)器
4.2觸發(fā)器的功能分類及相互轉(zhuǎn)換
4.2.1觸發(fā)器的功能分類
4.2.2不同類型時鐘觸發(fā)器的相互轉(zhuǎn)換
4.2.3集成觸發(fā)器及主要參數(shù)
技能訓(xùn)練：觸發(fā)器功能測試
本章小結(jié)
習(xí)題
第5章時序邏輯電路
5.1時序邏輯電路的基本概念
5.2時序邏輯電路的分析方法和設(shè)計(jì)方法
5.2.1同步時序邏輯電路的分析
5.2.2異步時序邏輯電路的分析
5.2.3同步時序邏輯電路的設(shè)計(jì)方法
5.3寄存器和鎖存器
5.3.1數(shù)碼寄存器
5.3.2移位寄存器
5.3.3錟存器
5.3.4寄存器集成電路介紹
5.4計(jì)數(shù)器
5.4.1二進(jìn)制計(jì)數(shù)器
5.4.2十進(jìn)制計(jì)數(shù)器
5.4.3集成計(jì)數(shù)器介紹
5.5節(jié)拍脈沖發(fā)生器
技能訓(xùn)練1：十進(jìn)制和六進(jìn)制計(jì)數(shù)器
技能訓(xùn)練2：交通燈控制電路
實(shí)用資料速查：常用時序邏輯電路功能部件相關(guān)資料
本章小結(jié)
習(xí)題
第6章脈沖波形的產(chǎn)生與變換
6.1多諧振蕩器
6.1.1門電路組成的多諧振蕩器
6.1.2石英晶體多諧振蕩器
6.1.3多諧振蕩器的應(yīng)用
6.2單穩(wěn)態(tài)觸發(fā)器
6.2.1門電路組成的單穩(wěn)態(tài)觸發(fā)器
6.2.2集成單穩(wěn)態(tài)觸發(fā)器
6.2.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.3施密特觸發(fā)器
6.3.1由門電路組成的施密特觸發(fā)器
6.3.2集成施密特觸發(fā)器
6.3.3施密特觸發(fā)器的應(yīng)用
6.4555定時器及其應(yīng)用
6.4.1555定時器電路的結(jié)構(gòu)及工作原理
6.4.2555定時器的應(yīng)用
技能訓(xùn)練1：石英晶體構(gòu)成多諧振蕩器
技能訓(xùn)練2：用555定時器構(gòu)成報警器
讀圖練習(xí)：ASCH碼鍵盤編碼電路
綜合訓(xùn)練：數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn)
本章小結(jié)
習(xí)題
第7章數(shù)模和模數(shù)轉(zhuǎn)換器
7.1D／A轉(zhuǎn)換器
7.1.1二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.1.2R-2RT型網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.1.3D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.1.4集成D／A轉(zhuǎn)換器
7.2A／D轉(zhuǎn)換器
7.2.1概述
7.2.2常用的A／D轉(zhuǎn)換器類型
7.2.3集成A／D轉(zhuǎn)換器及其應(yīng)用
讀圖練習(xí)：3位半數(shù)字電壓表
本章小結(jié)
習(xí)題
第8章半導(dǎo)體存儲器及可編程邏輯器件
8.1隨機(jī)存取存儲器RAM
8.1.1RAM的結(jié)構(gòu)和工作原理
8.1.2RAM的存儲元
8.1.3RAM的擴(kuò)展
8.2只讀存儲器ROM
8.2.1ROM的結(jié)構(gòu)和工作原理
8.2.2ROM的擴(kuò)展
8.3可編程邏輯器件PLD
8.3.1概述
8.3.2PAL和GAL
*8.3.3CPLD／FPGA簡介
本章小結(jié)
習(xí)題
*第9章數(shù)字電路EDA簡介
9.1VHDL人門
9.1.1組合邏輯電路設(shè)計(jì)舉例
9.1.2時序邏輯電路設(shè)計(jì)舉例
9.2EDA工具軟件MAX+plusⅡ使用人門
9.2.1原理圖輸入設(shè)計(jì)方法
9.2.2文本編輯--VHDL設(shè)計(jì)
本章小結(jié)
習(xí)題
參考文獻(xiàn)