注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術計算機/網(wǎng)絡網(wǎng)絡與數(shù)據(jù)通信Intel結構32位計算機技術(跨高職高專)

Intel結構32位計算機技術(跨高職高專)

Intel結構32位計算機技術(跨高職高專)

定 價:¥23.90

作 者: 潘煥成
出版社: 高等教育出版社
叢編項:
標 簽: 數(shù)據(jù)結構

ISBN: 9787040175592 出版時間: 2005-08-01 包裝: 簡裝本
開本: 大16開 頁數(shù): 293 字數(shù):  

內(nèi)容簡介

  本書系統(tǒng)地介紹IA-32 計算機的結構、組織與MASM6.1x匯編語言,并按其層次式的體系結構組織全書內(nèi)容。強調(diào)理論與工程實際相結合,突出應用性,注重技術內(nèi)容的新穎性是本書的主要特點。全書共13章,主要內(nèi)容包括:緒論,IA-32 計算機的總體結構,IA-32 CPU的結構,指令系統(tǒng),IA-32 CPU工作原理與程序執(zhí)行控制,IA-32 CPU微結構,存儲器技術,總線技術,I/O技術,VGA/SVGA顯示系統(tǒng),硬磁盤、CD-ROM及其接口技術,LPC總線、超級I/O與低速I/O設備,USB和IEEE-1394接口技術。本書可作為各類髙等學校計算機類各專業(yè)“計算機結構與組織”或類似課程的教材,也可供其他學生和有關的工程技術人員參考。

作者簡介

暫缺《Intel結構32位計算機技術(跨高職高專)》作者簡介

圖書目錄

目 錄

第1章 緒論 1
1.1 馮·諾依曼計算機的基本概念和結構 1
1.2 IA-32 計算機的技術概況 4
1.2.1 計算機發(fā)展簡史 4
1.2.2 IA-32 CPU的技術概況 4
1.2.3 IA-64 CPU 9
1.3 系列化的IA-32計算機 10
習題 11
第2章 IA-32計算機的總體結構 13
2.1 IA-32計算機概述 13
2.2 IA-32計算機中的互連技術 14
2.2.1 計算機模塊的功能與信號 14
2.2.2 總線與芯片組技術 17
2.3 多級總線、芯片組與IA-32計算機的總體結構 19
2.4 芯片組及其主要技術特征 23
習題 25
第3章 MASM 6.1x匯編語言與IA-32 CPU的結構 28
3.1 MASM 6.1x匯編語言環(huán)境 29
3.1.1 MASM 6.1x匯編語言概述 29
3.1.2 匯編語言源程序的結構 29
3.1.3 偽指令 31
3.2 IA-32 CPU的工作模式 37
3.2.1 實地址模式 37
3.2.2 保護模式 38
3.2.3 系統(tǒng)管理模式 38
3.3 IA-32 CPU的程序設計模型 38
3.3.1 IA-32 CPU的程序設計模型概述 38
3.3.2 通用寄存器 39
3.3.3 指令指針寄存器 42
3.3.4 標志寄存器 43
3.3.5 段寄存器 45
3.4 實地址模式存儲器尋址 46
3.4.1 實地址模式存儲器尋址概述 46
3.4.2 實地址模式存儲器組織 47
3.4.3 內(nèi)存的分段管理技術 47
3.4.4 邏輯地址與物理地址 48
3.4.5 段加偏移尋址機制支持重定位功能的實現(xiàn) 50
3.4.6 段和偏移寄存器之間的隱含關系 51
3.5 堆棧及其實現(xiàn) 52
3.5.1 堆棧概述 52
3.5.2 硬件堆棧 53
3.5.3 軟件堆棧 54
3.6 I/O接口的組織 58
3.6.1 I/O接口概述 58
3.6.2 IA-32計算機中的I/O地址空間 58
習題 59
第4章 指令系統(tǒng) 63
4.1 指令系統(tǒng)的基本概念 63
4.1.1 指令系統(tǒng)概述 63
4.1.2 指令格式 64
4.1.3 指令的操作碼字段 65
4.1.4 指令的地址碼字段 66
4.1.5 指令長度 67
4.2 指令中的數(shù)據(jù)表示 67
4.2.1 數(shù)據(jù)類型 67
4.2.2 補碼 68
4.2.3 字節(jié)數(shù)據(jù) 69
4.2.4 字數(shù)據(jù) 69
4.2.5 雙字數(shù)據(jù) 70
4.2.6 實數(shù) 71
4.2.7 字符數(shù)據(jù) 73
4.2.8 BCD(二進制編碼的十進制)數(shù)據(jù) 74
4.3 IA-32 CPU的操作數(shù)尋址方式 74
4.3.1 操作數(shù)尋址方式概述 74
4.3.2 立即數(shù)尋址 75
4.3.3 寄存器尋址 76
4.3.4 存儲器尋址 77
4.4 IA-32 CPU指令系統(tǒng) 82
4.4.1 IA-32 CPU指令系統(tǒng)概述 82
4.4.2 數(shù)據(jù)傳送類指令 82
4.4.3 跨段前綴 91
4.4.4 算術與邏輯運算類指令 91
4.4.5 處理機控制類指令 110
習題 110
第5章 IA-32 CPU的控制器功能 117
5.1 IA-32 CPU組織層次上的控制器功能 117
5.1.1 指令周期與三級時序系統(tǒng) 117
5.1.2 IA-32 CPU的指令執(zhí)行模型 120
5.1.3 典型機器周期的執(zhí)行過程 120
5.1.4 典型指令周期所包含的機器周期 123
5.2 指令的執(zhí)行控制 124
5.2.1 指令的尋址方式 124
5.2.2 指令的順序執(zhí)行及其控制 125
5.2.3 指令的分支執(zhí)行及其控制 127
5.2.4 指令的循環(huán)執(zhí)行及其控制 133
5.2.5 過程調(diào)用及其控制 137
習題 146
第6章 IA-32 CPU微結構 150
6.1 RISC技術與CISC技術 150
6.1.1 RISC技術與CISC技術概述 150
6.1.2 RISC的特點 151
6.2 流水線技術 152
6.2.1 產(chǎn)生流水線技術的背景 152
6.2.2 指令流水線的工作原理 153
6.2.3 影響指令流水線執(zhí)行效率的若干問題 153
6.2.4 動態(tài)執(zhí)行技術 155
6.3 P6和NetBurst微結構中的指令流水線結構 156
6.4 超標量技術 158
6.5 超線程技術 158
習題 160
第7章 存儲器技術 162
7.1 存儲系統(tǒng)結構 162
7.2 常用的主存儲器性能指標 163
7.3 非易失存儲器 164
7.3.1 非易失存儲器概述 164
7.3.2 快閃存儲器的基本概念 165
7.3.3 FWH的功能及應用 165
7.3.4 FWH的接口技術 166
7.4 DRAM存儲器 167
7.4.1 DRAM存儲器的基本概念 167
7.4.2 DDR/DDR2 SDRAM存儲器件 168
7.4.3 DDR/DDR2 SDRAM存儲模塊 171
7.4.4 DDR/DDR2 SDRAM存儲模塊與
存儲器控制器之間的接口 173
7.5 Cache 175
7.5.1 Cache的基本概念 175
7.5.2 IA-32 CPU中的Cache結構 176
7.5.3 Cache的地址映像 176
7.5.4 相聯(lián)存儲器及其在Cache中的應用 178
7.5.5 Cache的讀/寫操作 178
習題 179
第8章 總線技術 181
8.1 ISA總線 181
8.1.1 8位ISA總線 181
8.1.2 16位ISA總線 183
8.1.3 16位ISA總線上的保留功能 184
8.2 PCI總線 185
8.2.1 PCI總線概述 185
8.2.2 PCI總線的中斷功能 186
8.2.3 PCI總線的DMA功能 186
8.2.4 PCI總線的配置地址空間 187
8.2.5 PCI總線的BIOS 188
8.3 PCI Express*總線 192
8.3.1 PCI Express*總線概述 192
8.3.2 PCI Express*總線結構 193
習題 195
第9章 I/O技術 197
9.1 I/O技術概述 197
9.1.1 I/O模塊的基本概念 197
9.1.2 I/O模塊的內(nèi)部電路結構 198
9.1.3 程序查詢、程序中斷、DMA等3種I/O技術的比較 199
9.2 程序中斷I/O技術 199
9.2.1 中斷的基本概念 199
9.2.2 中斷的分類 200
9.2.3 向量中斷 202
9.2.4 軟件中斷指令 205
9.2.5 BIOS功能調(diào)用和DOS功能調(diào)用 206
9.2.6 可編程中斷控制器8259A及其實現(xiàn) 207
9.2.7 ISA總線和PCI總線上的中斷 212
9.3 DMA I/O技術 214
9.3.1 DMA的基本概念 214
9.3.2 ISA總線和PCI總線上的DMA功能 215
習題 215
第10章 VGA/SVGA顯示系統(tǒng) 217
10.1 VGA/SVGA顯示系統(tǒng)概述 217
10.2 VGA/SVGA顯示系統(tǒng)結構 218
10.3 監(jiān)視器 219
10.3.1 監(jiān)視器的成像原理 219
10.3.2 CRT監(jiān)視器的性能指標 221
10.3.3 LCD監(jiān)視器的性能指標 222
10.3.4 監(jiān)視器的接口形式 223
10.3.5 DDC1/DDC2B功能 223
10.4 顯示控制器的結構 224
10.4.1 圖形媒體加速器的結構 224
10.4.2 顯示BIOS 225
10.4.3 局部存儲器 225
10.4.4 顯示控制器與監(jiān)視器之間的接口 226
10.5 存儲器、MCH/GMCH和顯示總線 226
10.5.1 存儲器與MCH/GMCH對顯示控制器的支持功能 226
10.5.2 顯示總線 226
10.6 匯編語言控制VGA/SVGA顯示系統(tǒng)工作 228
10.6.1 視頻BIOS功能服務 228
10.6.2 字符工作方式 229
10.6.3 圖形工作方式 231
習題 234
第11章 硬盤、CD-ROM及其接口技術 237
11.1 硬盤 237
11.1.1 硬盤概述 237
11.1.2 硬盤驅(qū)動器的組成與分類 238
11.1.3 硬盤驅(qū)動器的工作原理 239
11.1.4 硬盤驅(qū)動器的格式化 240
11.1.5 硬盤驅(qū)動器的主要技術指標 240
11.1.6 硬盤及其接口 241
11.2 CD-ROM驅(qū)動器 242
11.2.1 CD-ROM概述 242
11.2.2 CD-ROM結構與工作原理 243
11.2.3 CD-ROM接口 244
11.3 IDE接口技術 244
11.4 SCSI接口技術 245
11.4.1 SCSI接口概述 245
11.4.2 SCSI接口的分類 246
11.4.3 SCSI接口與IDE接口的比較 247
11.5 RAID與SAN技術 247
11.5.1 RAID技術 248
11.5.2 SAN技術 248
11.6 SATA技術 248
習題 249
第12章 LPC總線、超級I/O與低速I/O設備 251
12.1 LPC總線與超級I/O電路 251
12.1.1 LPC總線 251
12.1.2 超級I/O電路 253
12.1.3 電源管理功能 253
12.2 鍵盤及其接口技術 254
12.2.1 鍵盤概述 254
12.2.2 鍵盤的工作原理 254
12.2.3 鍵盤的接口技術 255
12.2.4 匯編語言程序控制鍵盤工作 256
12.3 鼠標及其接口技術 259
12.3.1 鼠標概述 259
12.3.2 鼠標的工作原理 259
12.3.3 鼠標的接口技術 260
12.3.4 匯編語言程序控制鼠標工作 260
12.4 打印機及其接口技術 262
12.4.1 打印機概述 262
12.4.2 打印機的結構與工作原理 262
12.4.3 打印機的接口技術 263
12.5 軟盤驅(qū)動器及其接口技術 264
12.5.1 軟盤概述 264
12.5.2 軟盤驅(qū)動器的結構與工作原理 264
12.5.3 軟盤驅(qū)動器及其接口技術 265
12.6 RS-232C串行接口 265
12.6.1 RS-232C串行接口概述 265
12.6.2 RS-232C串行接口中的數(shù)據(jù)幀和波特率 266
12.6.3 RS-232C串行接口電路 266
12.6.4 RS-232C接口的應用 267
12.6.5 匯編語言程序控制UART工作 268
習題 283
第13章 USB和IEEE-1394接口技術 284
13.1 USB接口技術 284
13.1.1 USB接口概述 284
13.1.2 USB接口的系統(tǒng)結構 285
13.1.3 USB接口的連接器 287
13.1.4 USB主機 288
13.1.5 USB設備 290
13.2 IEEE-1394接口技術 291
習題 293
參考文獻 294

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) www.afriseller.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號