數(shù)字信號處理的FPGA實現(xiàn)

第1章 緒論
　1.1 數(shù)字信號處理概述
　1.2 FPGA技術(shù)
　　1.2.1 按顆粒度分類
　　1.2.2 按技術(shù)分類
　　1.2.3 FPL的基準(zhǔn)
　1.3 DSP的技術(shù)要求
　1.4 設(shè)計實現(xiàn)
　　1.4.1 FPGA的結(jié)構(gòu)
　　1.4.2 Altera EPF10K70RC240-4
　　1.4.3 案例研究：頻率合成器
　1.5 練習(xí)
第2章 計算機(jī)算法
　2.1 概述
　2.2 數(shù)字表示法
　　2.2.1 定點數(shù)
　　2.2.2 非傳統(tǒng)定點數(shù)
　　2.2.3 浮點數(shù)
　2.3 二進(jìn)制加法器
　　2.3.1 流水線加法器
　　2.3.2 模加法器
　2.4 二進(jìn)制乘法器
　2.5 二進(jìn)制除法器
　　2.5.1 線性收斂的除法算法
　　2.5.2 快速除法器的設(shè)計
　　2.5.3 陣列除法器
　2.6 浮點算法的實現(xiàn)
　　2.6.1 定點數(shù)到浮點數(shù)的格式轉(zhuǎn)換
　　2.6.2 浮點數(shù)到定點數(shù)的格式轉(zhuǎn)換
　　2.6.3 浮點數(shù)乘法
　　2.6.4 浮點數(shù)加法
　　2.6.5 浮點數(shù)除法
　　2.6.6 浮點數(shù)倒數(shù)
　　2.6.7 浮點數(shù)合成結(jié)果
　2.7 MAC與SOP
　　2.7.1 分布式算法基礎(chǔ)
　　2.7.2 有符號的DA數(shù)制
　　2.7.3 改進(jìn)的DA解決方案
　2.8 利用CORDIC計算特殊函數(shù)
　2.9 練習(xí)
第3章 有限脈沖響應(yīng)(FIR)數(shù)字濾波器
　3.1 數(shù)字濾波器
　3.2 FIR理論
　　3.2.1 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器
　　3.2.2 FIR濾波器的對稱性
　　3.2.3 線性相位FIR濾波器
　3.3 設(shè)計FIR濾波器
　　3.3.1 直接窗函數(shù)設(shè)計方法
　　3.3.2 等同紋波設(shè)計方法
　3.4 常系數(shù)FIR設(shè)計
　　3.4.1 直接FIR設(shè)計
　　3.4.2 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器
　　3.4.3 采用分布式算法的FIR濾波器
　3.5 練習(xí)
第4章 無限脈沖響應(yīng)(IIR)數(shù)字濾波器
　4.1 IIR理論
　4.2 IIR系數(shù)的計算
　4.3 IIR濾波器的實現(xiàn)
　　4.3.1 有限字長效應(yīng)
　　4.3.2 濾波器增益系數(shù)的最優(yōu)化
　4.4 快速IIR濾波器
　　4.4.1 時域交叉
　　4.4.2 群集和分散預(yù)先考慮的流水線技術(shù)
　　4.4.3 IIR抽取設(shè)計
　　4.4.4 并行處理
　　4.4.5 采用RNS的IIR設(shè)計
　4.5 練習(xí)
第5章 多級信號處理
第6章 傅立葉變換
第7章 前沿課題
第8章 自適應(yīng)濾波器
附錄A Verilog源代碼
附錄B VHDL和Verilog編碼
附錄C 術(shù)語匯編 427
附錄D CD-ROM文件“1readme.ps”
參考文獻(xiàn)