復(fù)雜SOC設(shè)計

定　價：￥42.00

作　者：	（美）羅文著，吳武臣等譯
出版社：	機(jī)械工業(yè)出版社
叢編項：	計算機(jī)科學(xué)叢書
標(biāo)　簽：	微處理器/CPU

購買這本書可以去

ISBN：	9787111192152	出版時間：	2006-08-01	包裝：	膠版紙
開本：	16開	頁數(shù)：	321	字?jǐn)?shù)：

內(nèi)容簡介

　　本書綜合介紹可擴(kuò)展的處理器架構(gòu)、用于指令集擴(kuò)展的工具以及用于嵌入式系統(tǒng)的多處理器SOC架構(gòu)。全書共分三部分，第一部分對眾多SOC設(shè)計問題及其解決方案進(jìn)行了高層次的介紹。第二部分對可擴(kuò)展的處理器、傳統(tǒng)處理器以及硬連線的邏輯電路之間的比較進(jìn)行了詳細(xì)的討論。最后一部分則給出一系列詳細(xì)的例子，來進(jìn)一步說明新的SOC設(shè)計方法的可用性。全書使用了來自Tensilica公司的Xtensa架構(gòu)和Tensilica指令擴(kuò)展語言，精確描述與這個新方法相關(guān)的實踐問題和機(jī)遇。.本書主要面向從事復(fù)雜SOC設(shè)計的架構(gòu)設(shè)計師、電路設(shè)計師和程序設(shè)計師，也可供高等院校相關(guān)專業(yè)師生參考。..本書對以處理器為核心的SOC設(shè)計進(jìn)行了統(tǒng)一的硬件/軟件設(shè)計指導(dǎo)，是一本全面的、以實例為導(dǎo)向的指導(dǎo)書，能夠幫助讀者使用可配置的、可擴(kuò)展的處理器來創(chuàng)建設(shè)計項目。本書利用Tensilica公司的Xtensa結(jié)構(gòu)和TIE語言，系統(tǒng)地闡明了以處理器為核心進(jìn)行設(shè)計面臨的問題、機(jī)遇和挑戰(zhàn)。本書首先介紹一種全新的設(shè)計方法，然后介紹了其基本技術(shù)：處理器配置、擴(kuò)展、硬件/軟件協(xié)同生成、多處理器劃分/通信等。...

作者簡介

　　本書提供作譯者介紹吳武臣教授，博士生導(dǎo)師，北京工業(yè)大學(xué)VLSI與系統(tǒng)研究室主任。1981年于北京工業(yè)大學(xué)電子工程系獲碩士學(xué)位，后留校從事教學(xué)科研工作。1988—1989年在瑞士蘇黎世工大作訪問學(xué)者，1992—1995年任蘇黎世工大客座教授，多次應(yīng)邀在瑞士、德、法、日本和意大利等國作研究報告。自2000年來，從事集成電路設(shè)計與系統(tǒng)集成研究工作并創(chuàng)建VLSI與系統(tǒng)研究室。先后承擔(dān)國家自然科學(xué)基金、北京市自然科學(xué)基金以及北京市教委科研項目多項，并獲電子部科技進(jìn)步一等獎一項及其他獎數(shù)項發(fā)表論文60多...

圖書目錄

出版者的話
專家指導(dǎo)委員會
譯者序
譯者簡介
審校者簡介
序言一
序言二
前言
第1章　為什么需要新的SOC設(shè)計方法學(xué)
　 1.1　百萬門SOC的時代
　　 1.1.1　摩爾定律意味著機(jī)遇和危機(jī)
　　 1.1.2　發(fā)展障礙1：設(shè)計了錯誤的芯片
　　 1.1.3　發(fā)展障礙2：用錯誤的方法設(shè)計芯片
　 1.2　SOC設(shè)計的基本趨勢
　　 1.2.1　為每個系統(tǒng)設(shè)計一個新的SOC是糟糕的想法
　　 1.2.2　SOC設(shè)計改革：更低的設(shè)計成本和更大的設(shè)計靈活性
　　 1.2.3　并發(fā)性
　　 1.2.4　可編程性
　　 1.2.5　可編程性的關(guān)鍵：特定領(lǐng)域的靈活性
　　 1.2.6　SOC設(shè)計成功的關(guān)鍵：特定領(lǐng)域的靈活性
　 1.3　當(dāng)前的SOC設(shè)計方法存在什么問題
　　 1.3.1　傳統(tǒng)的處理器存在什么問題
　　 1.3.2　傳統(tǒng)的SOC設(shè)計方法存在什么問題
　 1.4　概述：改進(jìn)的SOC設(shè)計方法學(xué)
　　 1.4.1　SOC設(shè)計流程
　　 1.4.2　可配置的處理器作為組成模塊
　　 1.4.3　一個普通的例子
　　 1.4.4　專用處理器配置的結(jié)果
　　 1.4.5　處理器作為SOC的組成模塊
　　 1.4.6　解決系統(tǒng)設(shè)計問題
　　 1.4.7　改進(jìn)的SOC設(shè)計方法的涵義
　　 1.4.8　向基于處理器的SOC設(shè)計的轉(zhuǎn)變
　 1.5　進(jìn)一步的閱讀資料
第2章　當(dāng)前的SOC設(shè)計
　 2.1　硬件系統(tǒng)結(jié)構(gòu)
　　 2.1.1　當(dāng)前RTL的使用情況如何
　　 2.1.2　控制、數(shù)據(jù)通路和存儲器
　　 2.1.3　硬件趨勢
　 2.2　軟件結(jié)構(gòu)
　 2.3　當(dāng)前的SOC設(shè)計流程
　 2.4　半導(dǎo)體經(jīng)濟(jì)學(xué)的影響
　 2.5　SOC設(shè)計的6個主要問題
　　 2.5.1　不斷變化的市場需求
　　 2.5.2　不足的產(chǎn)品產(chǎn)量和壽命
　　 2.5.3　半導(dǎo)體供應(yīng)鏈的不靈活性
　　 2.5.4　不足的性能、效率和成本
　　 2.5.5　設(shè)計和驗證中的風(fēng)險、成本和延遲
　　 2.5.6　硬件和軟件設(shè)計團(tuán)隊之間協(xié)作不足
　　 2.5.7　6個問題的解決
　 2.6　進(jìn)一步的閱讀資料
第3章　SOC設(shè)計的新視角
第4章　復(fù)雜SOC的系統(tǒng)級設(shè)計
第5章　可配置處理器：軟件視角
第6章　可配置處理器：硬件視角
第7章　SOC設(shè)計中的深入論題
第8章　未來的SOC設(shè)計：處理器海
索引