數(shù)字電路邏輯設(shè)計(jì)

第1章 數(shù)字邏輯基礎(chǔ)
1.1 概述
1.2 數(shù)制及其轉(zhuǎn)換
1.3 編碼
小結(jié)
習(xí)題
第2章 邏輯函數(shù)及其化簡
2.1 邏輯代數(shù)的基本概念
2.2 邏輯代數(shù)的基本公式和常用公式
2.3 邏輯代數(shù)的基本定理
2.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.5 邏輯函數(shù)的化簡
2.6 無關(guān)項(xiàng)及其在邏輯函數(shù)中的應(yīng)用
小結(jié)
習(xí)題
第3章 邏輯門電路
3.1 邏輯門電路的基本概念
3.2 半導(dǎo)體二極管和三極管的開關(guān)特性
3.3 TTL集成門電路
3.4 CMOS門電路
3.5 TTL電路與CMOS電路的接口
小結(jié)
習(xí)題
第4章 組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析
4.3 組合邏輯電路的設(shè)計(jì)
4.4 常用組合邏輯電路及其應(yīng)用
4.5 組合邏輯電路中的競爭冒險(xiǎn)
小結(jié)
習(xí)題
第5章 觸發(fā)器
5.1 概述
5.2 基本RS觸發(fā)器
5.3 同步RS觸發(fā)器和D鎖存器
5.4 主從JK觸發(fā)器
5.5 邊沿觸發(fā)型觸發(fā)器
5.6 維持-阻塞結(jié)構(gòu)D觸發(fā)器
5.7 CMOS傳輸門構(gòu)成的觸發(fā)器
5.8 觸發(fā)器的相互轉(zhuǎn)換及集成觸發(fā)器的選用
小結(jié)
習(xí)題
第6章 時(shí)序邏輯電路
6.1 概述
6.2 時(shí)序邏輯電路分析
6.3 同步時(shí)序電路邏輯設(shè)計(jì)
6.4 采用小規(guī)模數(shù)字集成芯片實(shí)現(xiàn)同步時(shí)序電路功能
6.5 計(jì)數(shù)器時(shí)序邏輯模塊
6.6 利用計(jì)數(shù)器模塊設(shè)計(jì)時(shí)序邏輯電路
6.7 寄存器及其應(yīng)用
小結(jié)
習(xí)題
第7章 脈沖單元電路
7.1 脈沖信號(hào)與脈沖電路
7.2 集成門脈沖單元電路
7.3 555定時(shí)器及其應(yīng)用
小結(jié)
習(xí)題
第8章 數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器
8.1 概述
8.2 數(shù)模轉(zhuǎn)換器
8.3 模數(shù)轉(zhuǎn)換器
小結(jié)
習(xí)題
第9章 半導(dǎo)體存儲(chǔ)器
9.1 概述
9.2 隨機(jī)存取存儲(chǔ)器
9.3 只讀存儲(chǔ)器
9.4 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
小結(jié)
習(xí)題
第10章 可編程邏輯器件
10.1 概述
10.2 PLD的發(fā)展進(jìn)程和分類方法
10.3 PLD電路的表示方法和基本結(jié)構(gòu)
10.4 通用陣列邏輯GAL
10.5 復(fù)雜可編程邏輯器件
10.6 現(xiàn)場可編程門陣列
小結(jié)
習(xí)題
第11章 數(shù)字系統(tǒng)與EDA設(shè)計(jì)
11.1 概述
11.2 EDA的工程設(shè)計(jì)流程
11.3 QuartusⅡ集成開發(fā)平臺(tái)簡介
小結(jié)
習(xí)題
附錄A 集成電路主要性能參數(shù)
附錄B 半導(dǎo)體集成電路型號(hào)命名方法
漢英名詞術(shù)語對(duì)照表
參考文獻(xiàn)