數(shù)字電路的仿真與驗證

第1章 緒論
　1.1 數(shù)字集成電路的設(shè)計流程
1.2 數(shù)字集成電路的設(shè)計方式
1.2.1 自上而下的設(shè)計和自下而上的設(shè)計
1.2.2 基于單元與基于平臺的設(shè)計
1.2.3 芯片的正向設(shè)計
1.3 系統(tǒng)芯片的設(shè)計
1.4 電路設(shè)計的仿真與驗證
1.4.1 仿真的層次
1.4.2 形式驗證
第2章　電路模型
2.1 電路模型的相關(guān)概念
2.1.1 數(shù)字系統(tǒng)的抽象級
2.1.2 功能與結(jié)構(gòu)模型
2.2 在邏輯級的功能模型
2.2.1 真值表和立方體
2.2.2 邏輯函數(shù)的二元判定圖表示
2.2.3 功能模型的程序描述
2.3 在寄存器級的功能模型
2.3.1 寄存器傳輸語言的結(jié)構(gòu)
2.3.2 RTL中的時序模型
2.3.3 內(nèi)部RTL模型
2.4 結(jié)構(gòu)模型
2.4.1 結(jié)構(gòu)模型的外部表示
2.4.2 結(jié)構(gòu)模型的性質(zhì)
2.4.3 結(jié)構(gòu)模型的內(nèi)部表示
2.5 模型的層次
第3章　電的邏輯仿真
3.1 仿真的原理
3.2 編譯仿真與事件驅(qū)動仿真
3.2.1 編譯仿真
3.2.2 事件驅(qū)動仿真
3.3 元件延遲與冒險檢測
3.3.1 元件輸出值的計算
3.3.2 延遲模型
3.3.3 冒險檢測
3.4 門級事件驅(qū)動仿真
第4章　高層次仿具及工具軟件
4.1 功能仿真
4.1.1 功能仿真的類型
4.1.2 功能仿真的途徑
4.2 高層次仿真
4.2.1 VHDL語言的基本結(jié)構(gòu)
4.2.2 VHDL仿真系統(tǒng)的結(jié)構(gòu)
4.2.3 VHDL內(nèi)部模型的建立
4.2.4 VHDL仿真算法
4.3 仿真工具軟件ModelSim
4.3.1 ModelSim仿真軟件的特點
4.3.2 使用ModelSim進(jìn)行設(shè)計仿真
第5章　電路的開關(guān)級仿真
5.1 開關(guān)級網(wǎng)絡(luò)
5.2 穩(wěn)態(tài)響應(yīng)
5.2.1 布爾節(jié)點和晶體管狀態(tài)
5.2.2 三元狀態(tài)
5.3 穩(wěn)態(tài)響應(yīng)的分析
5.4 穩(wěn)態(tài)響應(yīng)的代數(shù)表示
5.4.1 有關(guān)根路徑的一種代數(shù)
5.4.2 從路徑到方程
5.4.3 不動點方程的形式
5.4.4 不動點方和的例子
5.5 仿真方程的求解
5.5.1 求解稀疏方程的不動點
5.5.2 基于增量的解方法
5.6 仿真程序
5.7 基于級的仿真
5.7.1 估計一個組的穩(wěn)定狀態(tài)
5.7.2 節(jié)點的信息量
5.7.3 節(jié)點信息量的迭代估計
5.7.4 仿真時的電路結(jié)構(gòu)分析
第6章　模型檢驗
6.1 驗證的建模
6.2 計算樹邏輯的語法
6.3 計算樹邏輯的語義
6.4 CTL公式間的等價性
6.5 CTL驗證的例子——進(jìn)程互斥
……
第7章　二元判定圖的結(jié)構(gòu)
第8章　二元判定圖的性質(zhì)與應(yīng)用
第9章　組合電路驗證
第10章　時序電路驗證
第11章 系統(tǒng)芯片SOC的驗證
附錄 名詞縮寫表
參考文獻(xiàn)