ARM嵌入式處理器結構與應用基礎（第2版 馬忠梅等）

第1章 ARM處理器概述1
1.1 ARM簡介1
1.2 ARM處理器系列2
1．2．1 ARM7系列3
1．2．2 ARM9系列4
1．2．3 ARM9E系列5
1.2.4 ARM10系列6
1.2.5 ARM11系列7
1．2．6 SecurCore SC1008
1.2.7 XScale8
1.3 ARM處理器核的分類和擴充標識8
1.3.1 處理器核的分類8
1.3.2 處理器核的擴充標識10
1.4 ARM處理器結構簡介11
1.4.1 RISC體系結構11
1.4.2 ARM和Thumb狀態(tài)12
1.4.3 寄存器13
1.4.4 ARM指令集概述13
1.4.5 Thumb指令集概述13
第2章 ARM體系結構15
2.1 ARM體系結構的版本和變種15
2.1.1 ARM體系結構的版本15
2.1.2 ARM體系結構的變種17
2.1.3 ARM/Thumb體系結構的版本命名18
2.2 ARM編程模型19
2.2.1 數(shù)據(jù)類型19
2.2.2 處理器模式19
2.2.3 處理器工作狀態(tài)20
2.2.4 寄存器組織21
2.2.5 異常28
2.2.6 存儲器和存儲器映射I/O34
2.2.7 中斷延遲38
2.2.8 復位38
2.3 ARM基本尋址方式38
2.3.1 寄存器尋址39
2.3.2 立即尋址39
2.3.3 寄存器移位尋址39
2.3.4 寄存器間接尋址40
2.3.5 變址尋址40
2.3.6 多寄存器尋址41
2.3.7 堆棧尋址41
2.3.8 塊復制尋址41
2.3.9 相對尋址43
2.4 ARM 開發(fā)工具43
第3章 ARM指令集和匯編程序設計45
3.1 條件執(zhí)行45
3.2 指令分類說明46
3.2.1 ARM存儲器訪問指令46
3.2.2 ARM數(shù)據(jù)處理指令59
3.2.3 ARM分支指令87
3.2.4 ARM協(xié)處理器指令90
3.2.5 雜項ARM指令93
3.2.6 ARM偽指令99
3.3 ARM匯編語言程序設計102
3.3.1 預定義變量102
3.3.2 偽指令和指示符103
3.3.3 ARM匯編程序規(guī)范106
3.3.4 ARM匯編程序設計108
3.3.5 宏定義和使用115
3.3.6 混合編程116
3.4 Thumb指令集與ARM指令集的區(qū)別123
3.5 Thumb2指令集的特點124
第4章 ARM7TDMI處理器129
4.1 概述129
4.1.1 ARM7TDMI簡介129
4.1.2 體系結構130
4.1.3 框圖、內(nèi)核和功能圖131
4.2 存儲器接口134
4.2.1 總線接口信號134
4.2.2 總線周期類型134
4.2.3 尋址信號138
4.2.4 時序圖約定139
4.2.5 地址時序139
4.2.6 數(shù)據(jù)定時信號141
4.2.7 延長訪問時間147
4.2.8 特權模式訪問147
4.2.9 上電后的復位序列148
4.3 協(xié)處理器接口149
4.3.1 協(xié)處理器簡介149
4.3.2 流水線跟隨信號150
4.3.3 協(xié)處理器接口握手151
4.3.4 連接協(xié)處理器154
4.3.5 未使用外部協(xié)處理器155
4.3.6 未定義指令155
4.3.7 特權指令156
4.4 調(diào)試接口156
4.4.1 調(diào)試接口簡介156
4.4.2 調(diào)試系統(tǒng)157
4.4.3 調(diào)試接口信號158
4.4.4 ARM7TDMI核時鐘域160
4.4.5 確定內(nèi)核和系統(tǒng)的狀態(tài)161
4.4.6 嵌入式ICERT邏輯簡介161
4.4.7 禁止嵌入式ICERT162
4.4.8 調(diào)試通信通道162
4.4.9 監(jiān)控模式164
4.5 指令周期時序165
4.5.1 指令周期時序表簡介165
4.5.2 分支類指令165
4.5.3 數(shù)據(jù)操作167
4.5.4 乘法和乘加168
4.5.5 加載/存儲寄存器169
4.5.6 加載/存儲多個寄存器170
4.5.7 數(shù)據(jù)交換172
4.5.8 軟件中斷和異常進入172
4.5.9 協(xié)處理器相關操作173
4.5.10 未定義指令和協(xié)處理器不存在176
4.5.11 未執(zhí)行指令177
4.5.12 指令速度一覽177
4.6 時序 圖178
4.7 深層次調(diào)試184
4.7.1 掃描鏈和JTAG接口184
4.7.2 復位TAP控制器186
4.7.3 上拉電阻186
4.7.4 指令寄存器186
4.7.5 公共指令186
4.7.6 測試數(shù)據(jù)寄存器189
4.7.7 ARM7TDMI核時鐘193
4.7.8 在調(diào)試狀態(tài)判定內(nèi)核和系統(tǒng)狀態(tài)194
4.7.9 調(diào)試狀態(tài)中程序計數(shù)器的行為197
4.7.10 優(yōu)先級和異常199
4.7.11 掃描鏈單元數(shù)據(jù)199
4.7.12 觀察點寄存器201
4.7.13 編程斷點204
4.7.14 編程觀察點205
4.7.15 調(diào)試控制寄存器206
4.7.16 調(diào)試狀態(tài)寄存器208
4.7.17 中止狀態(tài)寄存器208
4.7.18 耦聯(lián)斷點和觀察點208
4.7.19 嵌入式ICERT時序210
4.7.20 編程限制210
4.8 信號描述210
第5章 ARM926EJS處理器216
5.1 ARM9與ARM7內(nèi)核比較216
52 ARM926EJS編程模型219
5.2.1 ARM926EJS簡介219
5.2.2 系統(tǒng)控制協(xié)處理器的寄存器221
5.2.3 寄存器描述224
5.3 存儲器管理單元MMU242
5.3.1 MMU簡介242
5.3.2 地址變換244
5.3.3 MMU故障和CPU中止252
5.3.4 域訪問控制254
5.3.5 故障檢查順序254
5.3.6 外部中止256
5.3.7 TLB結構257
5.4 Cache和寫緩沖257
5.4.1 Cache258
5.4.2 寫緩沖258
5.4.3 使能Cache259
5.4.4 TCM和Cache訪問優(yōu)先權260
5.4.5 Cache的MVA和Set/Way格式261
5.5 緊耦合存儲器接口262
5.5.1 緊耦合存儲器接口簡介262
5.5.2 TCM接口信號263
5.5.3 TCM接口總線周期類型和時序265
5.5.4 TCM編程模型271
5.5.5 TCM接口舉例272
5.5.6 TCM訪問代價277
5.5.7 TCM寫緩沖278
5.5.8 使用同步SRAM作為TCM存儲器278
5.5.9 TCK時鐘門控279
5.6 總線接口單元279
5.6.1 總線接口單元簡介279
5.6.2 支持AHB傳送279
5.7 非高速緩存取指284
5.7.1 使用非高速緩存代碼284
5.7.2 自修改代碼284
5.7.3 AHB行為285
5.8 指令存儲器屏障285
5.8.1 指令存儲器屏障簡介285
5.8.2 IMB操作285
5.8.3 IMB序列舉例286
5.9 嵌入式跟蹤宏核286
5.10 電源管理287
5.10.1 動態(tài)電源管理287
5.10.2 靜態(tài)電源管理288
第6章 帶ARM核的嵌入式系統(tǒng)芯片289
6.1 ARM公司的合作模式289
6.2 Actel公司可編程器件290
6.3 ATMEL公司微控制器292
6.4 Cirrus Logic公司微處理器300
6.5 Freescale公司i.MX微處理器303
6.6 Intel公司XScale微處理器311
6.7 Philips公司微控制器315
6.8 Samsung公司微處理器322
6.9 TI公司的ARM和DSP雙核微處理器330
附錄A 本書相關術語336
附錄B ARM和Thumb指令集速查表340
附錄C ARM公司的合作伙伴351
附錄D 本書配套光盤內(nèi)容說明353
參考文獻354