數(shù)字設(shè)計(jì)原理與實(shí)踐（原書(shū)第4版）

譯者序
譯者簡(jiǎn)介
前言
第1章　引言
　1.1　關(guān)于數(shù)字設(shè)計(jì)
　1.2　模擬與數(shù)字
　1.3　數(shù)字器件
　1.4　數(shù)字設(shè)計(jì)的電子技術(shù)
　1.5　數(shù)字設(shè)計(jì)的軟件技術(shù)
　1.6　集成電路
　1.7　可編程邏輯器件
　1.8　專用集成電路
　1.9　印制電路板
　1.10　數(shù)字設(shè)計(jì)層次
　1.11　游戲名字
　1.12　繼續(xù)學(xué)習(xí)
　訓(xùn)練題
第2章　數(shù)制和編碼
　2.1　按位計(jì)數(shù)制
　2.2　八進(jìn)制和十六進(jìn)制
　2.3　常用按位十?dāng)?shù)制的轉(zhuǎn)換
　2.4　非十進(jìn)制數(shù)的加法和減法
　2.5　負(fù)數(shù)的表示
　2.6　二進(jìn)制補(bǔ)碼的加法和減法
　2.7　二進(jìn)制反碼加法和減法
　2.8　二進(jìn)制乘法
　2.9　二進(jìn)制除法
　2.10　十進(jìn)制數(shù)碼的二進(jìn)制編碼
　2.11　格雷碼
　2.12　字符編碼
　2.13　動(dòng)作、條件和狀態(tài)的編碼
　2.14　N維體與距離
　2.15　檢錯(cuò)碼和糾錯(cuò)碼
　2.16　用于串行數(shù)據(jù)傳輸與存儲(chǔ)的編碼
　參考資料
　訓(xùn)練題
　練習(xí)題
第3章　數(shù)字電路
第4章　組合邏輯設(shè)計(jì)原理
第5章　硬件描述語(yǔ)言
第6章　組合邏輯設(shè)計(jì)實(shí)踐
第7章　時(shí)序邏輯設(shè)計(jì)原理
第8章　時(shí)序邏輯設(shè)計(jì)實(shí)踐
第9章　存儲(chǔ)器、CPLD和FPGA