數(shù)字設(shè)計原理與實踐（原書第4版）

定　價：￥75.00

作　者：	韋克利
出版社：	機械工業(yè)出版社
叢編項：	電子與電氣工程叢書
標(biāo)　簽：	數(shù)字電路

購買這本書可以去

ISBN：	9787111206668	出版時間：	2007-05-01	包裝：	平裝
開本：	16開	頁數(shù)：	626	字?jǐn)?shù)：

內(nèi)容簡介

　　本書結(jié)合作者嚴(yán)謹(jǐn)?shù)膶W(xué)術(shù)風(fēng)范與豐富的實踐背景，講述了插件板級和VLSI系統(tǒng)中的數(shù)字設(shè)計基本原理和實踐需求，提供了廣泛的邏輯設(shè)計實踐，給出了大量實際應(yīng)用，并配有豐富的練習(xí)題。全書共分9章，主要內(nèi)容包括：數(shù)字設(shè)計介紹，數(shù)制和編碼，數(shù)字電路，組合邏輯設(shè)計原理和實踐，硬件描述語言（HDL），時序邏輯設(shè)計原理和實踐，存儲器、CPLD和FPGA。本書條理清晰、簡明易懂，可作為電氣工程、計算機工程或計算機科學(xué)專業(yè)數(shù)字邏輯設(shè)計課程的教材，同時也可作為數(shù)字設(shè)計者的參考書。

作者簡介

　　John F.Wakerly，于斯坦福大學(xué)獲得電子工程博士學(xué)位。他目前是思科系統(tǒng)公司廣域網(wǎng)業(yè)務(wù)部主管工程項目的副總裁，還是斯坦福大學(xué)的兼職教授。他著有數(shù)字設(shè)計、微電腦體系結(jié)構(gòu)、計算機可靠性等方面的50多部著作，并在電信與網(wǎng)絡(luò)領(lǐng)域擁有13項專利。

圖書目錄

譯者序
譯者簡介
前言
第1章　引言
　1.1　關(guān)于數(shù)字設(shè)計
　1.2　模擬與數(shù)字
　1.3　數(shù)字器件
　1.4　數(shù)字設(shè)計的電子技術(shù)
　1.5　數(shù)字設(shè)計的軟件技術(shù)
　1.6　集成電路
　1.7　可編程邏輯器件
　1.8　專用集成電路
　1.9　印制電路板
　1.10　數(shù)字設(shè)計層次
　1.11　游戲名字
　1.12　繼續(xù)學(xué)習(xí)
　訓(xùn)練題
第2章　數(shù)制和編碼
　2.1　按位計數(shù)制
　2.2　八進制和十六進制
　2.3　常用按位十?dāng)?shù)制的轉(zhuǎn)換
　2.4　非十進制數(shù)的加法和減法
　2.5　負(fù)數(shù)的表示
　2.6　二進制補碼的加法和減法
　2.7　二進制反碼加法和減法
　2.8　二進制乘法
　2.9　二進制除法
　2.10　十進制數(shù)碼的二進制編碼
　2.11　格雷碼
　2.12　字符編碼
　2.13　動作、條件和狀態(tài)的編碼
　2.14　N維體與距離
　2.15　檢錯碼和糾錯碼
　2.16　用于串行數(shù)據(jù)傳輸與存儲的編碼
　參考資料
　訓(xùn)練題
　練習(xí)題
第3章　數(shù)字電路
第4章　組合邏輯設(shè)計原理
第5章　硬件描述語言
第6章　組合邏輯設(shè)計實踐
第7章　時序邏輯設(shè)計原理
第8章　時序邏輯設(shè)計實踐
第9章　存儲器、CPLD和FPGA