數(shù)字系統(tǒng)設(shè)計

第1章 數(shù)字系統(tǒng)及描述方法
1．1 數(shù)字系統(tǒng)的基本概念
1．1．1 數(shù)字系統(tǒng)
1．1．2 數(shù)字系統(tǒng)的組成
1．1．3 數(shù)據(jù)處理器
1．1．4 控制器
1．2 數(shù)字系統(tǒng)的硬件描述
1．2．1 系統(tǒng)框圖
1．2．2 算法流程圖
1．2．3 算法狀態(tài)機(asm)
1．2．4 備有記憶文件的狀態(tài)圖(mds)
第2章 數(shù)字系統(tǒng)設(shè)計
2．1 數(shù)字系統(tǒng)的設(shè)計步驟
2．1．1 試湊法設(shè)計步驟
2．1．2 自頂向下設(shè)計步驟
2．2 數(shù)據(jù)處理器的設(shè)計
2．2．1 數(shù)據(jù)處理器的設(shè)計步驟
2．2．2 數(shù)據(jù)處理器的設(shè)計實例
2．3 控制器的設(shè)計
2．3．1 控制器的設(shè)計步驟
2．3．2 控制器的實現(xiàn)方法
2．4 數(shù)字系統(tǒng)設(shè)計實例
2．4．1 8位移位存儲型彩燈控制器的設(shè)計
2．4．2 交通信號控制系統(tǒng)的設(shè)計
第3章 可編程邏輯器件
3．1 概述
3．1．1 數(shù)字邏輯器件
3．1．2 pld的基本結(jié)構(gòu)和表示方法
3．1．3 pld的分類
3．2 可編程陣列邏輯pal
3．2．1 pal的基本結(jié)構(gòu)
3．2．2 pal的輸出和反饋結(jié)構(gòu)
3．3 通用陣列邏輯(gal)
3．3．1 gal器件的產(chǎn)品綜述
3．3．2 普通型gal器件的基本結(jié)構(gòu)
3．3．3 普通型gal器件的輸出邏輯宏單元
第4章 在系統(tǒng)可編程邏輯器件
4．1 概述
4．2 isplsi器件的結(jié)構(gòu)原理
4．2．1 isplsi1016的引腳排列
4．2．2 isplsi1016的結(jié)構(gòu)
4．2．3 通用邏輯塊(glb)的結(jié)構(gòu)
4．2．4 全局布線區(qū)(grp)
4．2．5 i／o單元結(jié)構(gòu)
4．2．6 宏塊結(jié)構(gòu)
4．2．7 時鐘分配網(wǎng)絡(luò)
第5章 復(fù)雜可編程邏輯器件
5．1 cpld概述
5．2 cpld的結(jié)構(gòu)原理
5．2．1 flex 10k的結(jié)構(gòu)
5．2．2 嵌入陣列塊(eab)
5．2．3 邏輯陣列塊(lab)
5．2．4 i／o單元(ioe)
第6章 現(xiàn)場可編程門陣列
6．1 fpg．a(chǎn)概述
6．1．1 fpga的基本結(jié)構(gòu)
6．1．2 fpga的基本分類
6．2 fpga的結(jié)構(gòu)
6．2．1 可編程邏輯模塊(clb)
6．2．2 輸入／輸出模塊(10b)
6．2．3可編程布線資源
第7章 abel-hdl硬件描述語言
7．1 概述
7．2 abel-hdl語言的基本語法
7．2．1 abel-hdl語言的基本元素
7．2．2 abel-hdl語言的基本語法規(guī)則
7．3 abel-hdl語言源文件的基本結(jié)構(gòu)
7．3．1 源文件基本結(jié)構(gòu)
7．3．2 模塊開始段
7．3．3 模塊說明段
7．3．4 邏輯描述段
7．3．5 測試向量段
7．3．6 模塊結(jié)束段
7．4 abel-hdl語言的指示字
7．5 abel-hdl語言的邏輯描述
7．5．1 邏輯方程描述
7．5．2 真值表描述
7．5．3 狀態(tài)圖描述
7．6 abel-hdl語言的測試向量
7．6．1 組合電路的測試向量
7．6．2 時序電路的測試向量
7．6．3 編寫測試向量的技巧
7．7 abel-hdl語言設(shè)計實例
7．7．1 常用組合電路的設(shè)計
7．7．2 常用時序電路的設(shè)計
7．7．3 abel—hdl語言的層次設(shè)計
第8章 ispdesignexpert開發(fā)軟件
8．1 概述
8．1．1 ispdesignexpert簡介
8．1．2 ispdesignexpert的設(shè)計流程
8．2 工程項目的基本操作
8．2．1 工程項目管理器
8．2．2 工程項目的操作
8．2．3設(shè)計文件的操作
8．3 原理圖設(shè)計文件的操作
8．3．1 原理圖編輯器
8．3．2 原理圖設(shè)計文件的輸入
8．3．3 原理圖設(shè)計文件的編譯
8．3．4 原理圖設(shè)計文件的仿真
8．4 hdl設(shè)計文件的操作
8．4．1 abel設(shè)計文件的輸入
8．4．2 abel設(shè)計文件的編譯
8．4．3 abel設(shè)計文件的仿真
8．5 hdl與原理圖的混合設(shè)計
8．5．1 頂層原理圖設(shè)計
8．5．2 底層hdl文件設(shè)計
8．5．3 混合設(shè)計的編譯與仿真
8．5．4 適配和下載
8．5．5 層次化操作
第9章 max-plusⅡ開發(fā)軟件
9．1 max-plusⅡ開發(fā)軟件簡介
9．1．1 max-plusⅡ開發(fā)軟件的特點
9．1．2 max-plusⅡ開發(fā)軟件的主要功能
9．1．3 max-plusⅡ開發(fā)軟件的配置要求和版本
9．1．4 max-plusⅡ開發(fā)軟件的設(shè)計流程
9．2 max-plusⅡ開發(fā)軟件的基本操作
9．2．1 max-plusⅡ開發(fā)軟件的安裝
9．2．2 max-plusⅡ工具按鈕的使用
9．3 max-plusⅡ設(shè)計文件的輸入
9．3．1 基于原理圖設(shè)計文件的輸入
9．3．2 基于hdl設(shè)計文件的輸入
9．3．3 基于波形圖設(shè)計文件的輸入
9．3．4 max-plusⅡ的層次化設(shè)計
9．4 max-plusⅡ設(shè)計項目的編譯
9．4．1 編譯選項設(shè)置
9．4．2 設(shè)計項目的編譯
9．5 max-plusⅡ設(shè)計項目的校驗
9．5．1設(shè)計仿真
9．5．2定時分析
9．6 max-plusⅡ的器件編程
第10章 基于eda技術(shù)的現(xiàn)代數(shù)字系統(tǒng)設(shè)計
10．1 現(xiàn)代數(shù)字系統(tǒng)設(shè)計概述
10．2 現(xiàn)代數(shù)字系統(tǒng)設(shè)計方法
10．2．1 原理圖設(shè)計法
10．2．2 程序設(shè)計法
10．2．3 波形圖設(shè)計法
10．2．4 狀態(tài)機設(shè)計法
10．3 現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程
10．4 基于pld的數(shù)字系統(tǒng)設(shè)計實例
10．4．1 交通燈控制器
10．4．2 智力搶答器
10．4．3 數(shù)字鐘
10．4．4 數(shù)字頻率計
第11章 數(shù)字系統(tǒng)設(shè)計選題
11．1 報時式數(shù)字鐘的設(shè)計
11．2 鐘控定時電路的設(shè)計
11．3 智力競賽搶答器的設(shè)計
11．4 交通燈控制器的設(shè)計
11．5 數(shù)字頻率計的設(shè)計
11．6 彩燈控制器的設(shè)計
11．7 電梯控制器的設(shè)計
11．8 乒乓球游戲控制器的設(shè)計
11．9 電子密碼鎖的設(shè)計
11．10 汽車尾燈控制器的設(shè)計
參考文獻