精通Verilog HDL語言編程

第一篇 Verilog HDL 語言設計基礎篇.
第1章 VerilogHDL語言設計入門
1．1 HDL發(fā)展概述
1．2 與VHDL和C語言的比較
1．3 VerilogHDL語言開發(fā)流程
1．4 VerilogHDL程序的基本結構
第2章 VerilogHDL語言要素與表達式
2．1 程序格式
2．2 注釋
2．3 間隔符
2．4 數(shù)值
2．5 字符串
2．6 標識符
2．7 系統(tǒng)任務和函數(shù)
2．8 編譯指令
2．9 數(shù)據(jù)類型
2．10 表達式
第3章 行為級建模
3．1 行為級建模的結構
3．2 語句塊
第4章結構級建模
4.1模塊級建模
4.2門級建模
第5章時序狀態(tài)機的設計入門與提高
5.1有限狀態(tài)機(FSM)的分類
5.2有限狀態(tài)機常用的描述.開發(fā)方法
5.3基于狀態(tài)轉(zhuǎn)移圖(STG)的設計
第二篇cVerilogcHDL語言綜合原理篇
第6章綜合的基本知識
6.1綜合的概念
6.2數(shù)值集合與數(shù)據(jù)類型
6.3儲值單元的綜合原則
第7章VerilogHDL語句的綜合
7.1連續(xù)賦值(ContinuouscAssignment)語句的綜合
7.2過程賦值(ProceduralcAssignment)語句的綜合
7.3邏輯運算符的綜合
7.4算術運算符的綜合
7.5關系運算符(relationalcoperator)的綜合
7.6移位(shift)運算符綜合
7.7位選擇(bit-selects)綜合
7.8條件表達式的綜合
7.9always語句的綜合
7.10if語句的綜合
7.11case語句的綜合
7.12關于鎖存器的綜合
7.13循環(huán)語句的綜合
7.14觸發(fā)器的建模
7.15阻塞和非阻塞賦值的深入討論
7.17任務的綜合
7.18值x(任意值).z(高阻)的綜合
第8章常用模塊的建模實例
8.1組合邏輯的建模
8.2時序邏輯的建模
8.3計數(shù)器建模
8.4多路開關建模
8.5譯碼器建模
8.6移位寄存器建模
8.7存儲器建模
8.8ALU單元建模
8.9加法器建模
第9章建模優(yōu)化
9.1資源共享
9.2公共子表達式
9.3代碼調(diào)整
9.4公因子
9.5觸發(fā)器和鎖存器的優(yōu)化
9.6代碼大小
9.7算術表達式樹高度優(yōu)化
9.8運算符強度縮減
第10章設計驗證7
10.2面向驗證的編碼風格
10.3定時驗證
10.4時序分析基礎
10.5定時驗證的系統(tǒng)任務
第三篇常用EDA開發(fā)工具篇
第11章Quartusll使用指南
11.1QuartusⅡ簡介
11.2QuartusⅡ設計流程
11.3QuartusⅡ設計方法
11.4QuartusⅡ各功能詳解
11.5時序約束與分析
11.6設計優(yōu)化
11.7SignalTapII
第12章ISE開發(fā)工具
12.1SE系統(tǒng)簡介
12.21SE設計快速入門
12.3工程管理與設計輸入
12.41SE中綜合工具介紹
12.5約束設置
12.6設計進階
第13章ModelSim開發(fā)工具
13.1ModelSim簡介
13.2基本仿真步驟
13.3cModelSim各界面介紹
13.4ModelSim調(diào)試功能
第四篇設計經(jīng)驗與技巧篇
第14章c優(yōu)秀設計的經(jīng)驗與技巧指導
14.1VerilogHDL語言的編碼風格(CodingStyle)
14.2同步復位與異步復位
14.3設計異步多時鐘系統(tǒng)的綜合及描述技巧
第五篇VerilogcHDLc實例應用篇
第15章各種加法器(減法器)設計
15.1行波進位(Ripple-Carry)加法器
15.2進位鏈(Carry-Chain)加法器
15.3跳躍進位(Carry-Skip)加法器
第16章常用乘法器設計
16.1基本乘法器
16.2時序乘法器
16.3陣列乘法器
第17章伽羅華域(3F(q)乘法器設計
17.1應用背景
17.2理論算法
17.3基于弱對偶基的有限域比特并行乘法器建模
17.4弱對偶基有限域乘法器程序說明
第18章常用除法器設計
18.1二進制恢復除法器
18.2時序除法器設計
第19章積分梳狀濾波器(CIC)設計
19.1應用背景
19.3三級CIC抽取濾波器建模
19.4程序說明
第20章cCORDIC數(shù)字計算機的設計
20.1應用背景
20.2理論算法
20.3用CORDIC計算正.余弦值實例建模
20.4程序說明
第21章偽隨機序列應用設計
21.1應用背景
21.2理論知識
21.3PN序列應用實例
21.4程序說明
第22章c異步FIFO設計
22.111cFIFO“空”／“滿”檢測
22.2FIFO模塊結構
22.3FIFO源代碼說明
22.4異步FIFO的相關問題
第23章cRS(204,146188)譯碼器的設計
23.1應用背景
23.2理論算法
23.3RS(204,149188)譯碼器建模
23.4程序說明
附錄A Verilog關鍵字
附錄B Verilog運算符
附錄CcVerilog系統(tǒng)任務與函數(shù)