數(shù)字電路（第三版）

第1章　數(shù)字電路基礎(chǔ)
　1.1　數(shù)制與碼制
　　1.1.1　十進(jìn)制數(shù)（Decimal Number）
　　1.1.2　二進(jìn)制數(shù)（Binary Number）
　　1.1.3　八進(jìn)制數(shù)（Octal Number）與十六進(jìn)制數(shù)（Hexadecimal Number）
　　1.1.4　數(shù)制之間的轉(zhuǎn)換
　　1.1.5　BCD碼
　　1.1.6　格雷（Gray）碼與奇偶校驗(yàn)碼
　1.2　邏輯代數(shù)（Logic Algebra）基礎(chǔ)
　　1.2.1　三種基本邏輯運(yùn)算
　　1.2.2　邏輯函數(shù)及其表示
　　1.2.3　邏輯代數(shù)的定律與法則
　　1.2.4　邏輯函數(shù)找標(biāo)準(zhǔn)形式
　　1.2.5　邏輯函數(shù)的化簡(jiǎn)
　本章小結(jié)
　習(xí)題1
第2章　組合邏輯電路基礎(chǔ)與應(yīng)用
　2.1　集成邏輯門電路
　　2.1.1　TTL與非邏輯門
　　2.1.2　CMOS門電路
　　2.1.3　TTL與CMOS之間的接口電路
　2.2　組合邏輯電路基礎(chǔ)
　　2.2.1　組合邏輯電路的分析
　　2.2.2　組合邏輯電路的設(shè)計(jì)
　2.3　常見組合邏輯電路
　　2.3.1　加法器（Adder）
　　2.3.2　編碼器（Encoder）
　　2.3.3　譯碼器（Decoder）
　　2.3.4　數(shù)據(jù)選擇器與數(shù)據(jù)分配器
　　2.3.5　數(shù)值比較器（Digital Comparator）
　2.4　組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
　本章小結(jié)
　習(xí)題2
第3章　時(shí)序邏輯電路基礎(chǔ)與應(yīng)用
　3.1　常見觸發(fā)器
　　3.1.1　基本RS觸發(fā)器（Flip-Flop）
　　3.1.2　同步RS觸發(fā)器
　　3.1.3　主從觸發(fā)器
　　3.1.4　邊沿觸發(fā)器
　3.2　時(shí)序邏輯電路基礎(chǔ)
　3.3　常見時(shí)序邏輯電路
　　3.3.1　寄存器（Register）
　　3.3.2　計(jì)數(shù)器（Counter）
　3.4　計(jì)數(shù)器應(yīng)用
　　3.4.1　測(cè)量頻率與周期
　　3.4.2　數(shù)字時(shí)鐘
　本章小結(jié)
　習(xí)題3
第4章　脈沖波形的產(chǎn)生與變換
　4.1　概述
　4.2　555電路
　　4.2.1　555電路結(jié)構(gòu)
　　4.2.2　555電路功能描述
　4.3　555電路的應(yīng)用
　　4.3.1　555電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器
　　4.3.2　555電路構(gòu)成施密特觸發(fā)器
　　4.3.3　555電路構(gòu)成多諧振蕩器
　本章小結(jié)
　習(xí)題4
第5章　半導(dǎo)體存儲(chǔ)器與可編程器件
　5.1　半導(dǎo)體儲(chǔ)存器
　　5.1.1　只讀存儲(chǔ)器（ROM）
　　5.1.2　隨機(jī)存儲(chǔ)器（RAM）
　　5.1.3　存儲(chǔ)器容量的擴(kuò)展
　　5.1.4　存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
　　5.1.5　存儲(chǔ)器常用芯片簡(jiǎn)介
　5.2　可編程器件
　　5.2.1　可編程陣列邏輯（PAL）
　　5.2.2　通用陣列邏輯（GAL）
　　5.2.3　現(xiàn)場(chǎng)可編程邏輯器件（FPGA）
　　5.2.4　在系統(tǒng)可編程邏輯器件（ISP-PLD）
　本章小結(jié)
　習(xí)題5
第6章　數(shù)模轉(zhuǎn)換與模數(shù)轉(zhuǎn)換
第7章　數(shù)字集成電路識(shí)圖基礎(chǔ)
第8章　基礎(chǔ)實(shí)驗(yàn)
附錄A　常見數(shù)字集成電路速查索引　
附錄B　半導(dǎo)體器件基礎(chǔ)
參考文獻(xiàn)