電子技術(shù)EDA仿真設(shè)計(jì)

定　價(jià)：￥22.00

作　者：	高歌
出版社：	中國(guó)電力出版社
叢編項(xiàng)：	普通高等教育“十一五”規(guī)劃教材
標(biāo)　簽：	計(jì)算

購(gòu)買這本書可以去

ISBN：	9787508359212	出版時(shí)間：	2007-08-01	包裝：	平裝
開本：	0開	頁(yè)數(shù)：	215	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《普通高等教育“十一五”規(guī)劃教材：電子技術(shù)EDA仿真設(shè)計(jì)》為普通高等教育“十一五”規(guī)劃教材?！镀胀ǜ叩冉逃笆晃濉币?guī)劃教材：電子技術(shù)EDA仿真設(shè)計(jì)》共分八章，主要內(nèi)容包括EDA技術(shù)簡(jiǎn)述、基于MULTISIM 8的電子電路實(shí)驗(yàn)計(jì)算機(jī)仿真、基于圖形輸入電路設(shè)計(jì)方法、VHDL語(yǔ)言與文本設(shè)計(jì)方法、波形輸入設(shè)計(jì)方法、可編程邏輯器件簡(jiǎn)介、實(shí)驗(yàn)系統(tǒng)板工作原理和可編程模擬器件ispPAC簡(jiǎn)介?！镀胀ǜ叩冉逃笆晃濉币?guī)劃教材：電子技術(shù)EDA仿真設(shè)計(jì)》對(duì)Multisim、Max+puls II、Quartus II 、PAC-Designer等軟件工具的使用和主流器件進(jìn)行了介紹，書中的設(shè)計(jì)實(shí)例與電子技術(shù)課程教學(xué)大綱具有一致性。教材編寫簡(jiǎn)明精練、圖文呼應(yīng)、深入淺出、針對(duì)性強(qiáng)，設(shè)計(jì)實(shí)例都通過了編譯，設(shè)計(jì)文件和參數(shù)選擇都經(jīng)過驗(yàn)證，幫助讀者對(duì)EDA 的使用有初步認(rèn)識(shí)?！镀胀ǜ叩冉逃笆晃濉币?guī)劃教材：電子技術(shù)EDA仿真設(shè)計(jì)》是高等學(xué)校工科專業(yè)的電子電路實(shí)驗(yàn)課程的延續(xù)和補(bǔ)充，可作為電子技術(shù)課程的計(jì)算機(jī)仿真和計(jì)算機(jī)輔助設(shè)計(jì)的實(shí)訓(xùn)課程教材，也可作為專業(yè)選修課或少課時(shí)EDA課程的教材，另外也適用于EDA技術(shù)的初學(xué)者。

作者簡(jiǎn)介

暫缺《電子技術(shù)EDA仿真設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

前言
第1章 EDA技術(shù)簡(jiǎn)述
　1.1 EDA技術(shù)及發(fā)展
　1.2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)
　1.3 EDA方法與傳統(tǒng)電子設(shè)計(jì)方法的比較
第2章基于MULTISIM 8的電子電路計(jì)算機(jī)仿真
　2.1 MULTISIM 8簡(jiǎn)介
　2.2 模擬電子電路仿真及分析
　2.3 數(shù)／模混合電路仿真及分析
　2.4 實(shí)驗(yàn)方式及要求
　2.5 設(shè)計(jì)與實(shí)踐
第3章基于圖形輸入電路設(shè)計(jì)方法
　3.1 概述
　3.2 安裝MAX-t-plus Ⅱ
　3.3 圖形輸入電路設(shè)計(jì)方法
　3.4 項(xiàng)目編譯
　3.5 項(xiàng)目檢驗(yàn)
　3.6 下載／配置
　3.7 使用參數(shù)可調(diào)單元設(shè)計(jì)電路
　3.8 基于Quartus Ⅱ電路設(shè)計(jì)簡(jiǎn)介
　3.9 設(shè)計(jì)實(shí)例
第4章 VHDL語(yǔ)言與文本設(shè)計(jì)方法
　4.1 概述
　4.2 VHDL的主要構(gòu)件
　4.3 數(shù)據(jù)類型與運(yùn)算
　4.4 結(jié)構(gòu)體描述
　4.5 基于MAX+plus Ⅱ的文本編輯電路設(shè)計(jì)
　4.6 設(shè)計(jì)實(shí)例
第5章波形輸入設(shè)計(jì)方法
　5.1 MAX+plus Ⅱ波形輸入設(shè)計(jì)方法初步
　5.2 Quartus Ⅱ波形輸入設(shè)計(jì)方法
　5.3 設(shè)計(jì)輸入方法小結(jié)
　5.4 設(shè)計(jì)實(shí)例——分頻選擇電路
第6章可編程邏輯器件簡(jiǎn)介
　6.1 概述
　6.2 低密度可編程邏輯器件
　6.3 高密度可編程邏輯器件
　6.4 ALTERA可編程邏輯器件
　6.5 可編程邏輯器件設(shè)計(jì)方法
　6.6 電路實(shí)物設(shè)計(jì)的實(shí)現(xiàn)
　6.7 設(shè)計(jì)實(shí)例
第7章實(shí)驗(yàn)系統(tǒng)板工作原理
　7.1 概述
　7.2 系統(tǒng)主板功能及電路結(jié)構(gòu)
　7.3 設(shè)計(jì)實(shí)例
第8章可編程模擬器件ispPAC簡(jiǎn)介
　8.1 概述
　8.2 ispPAC可編程模擬器件介紹
　8.3 PAC-Designer軟件及使用簡(jiǎn)介
　8.4 設(shè)計(jì)實(shí)例
參考文獻(xiàn)