現(xiàn)代微機(jī)原理與接口技術(shù)（第2版）

第1章 現(xiàn)代微機(jī)結(jié)構(gòu)概述 1.1 微機(jī)系統(tǒng)的組成與性能指標(biāo) 1.1.1 微機(jī)系統(tǒng)的組成 1.1.2 微機(jī)系統(tǒng)主要性能指標(biāo) 1.2 微機(jī)系統(tǒng)的工作過程 1.2.1 微機(jī)運(yùn)算基礎(chǔ) 1.2.2 微機(jī)系統(tǒng)的工作原理與工作過程 1.2.3 微機(jī)系統(tǒng)工作時(shí)序 1.3 現(xiàn)代微機(jī)系統(tǒng)組成結(jié)構(gòu) 1.3.1 現(xiàn)代微機(jī)的基本結(jié)構(gòu) 1.3.2 Intel系列微機(jī)處理器發(fā)展概覽 1.3.3 Intel G965高速芯片組概述 1.3.4 現(xiàn)代微機(jī)基本結(jié)構(gòu)發(fā)展特點(diǎn) 習(xí)題1第2章 Intel IA-32處理器結(jié)構(gòu)與原理 2.1 Pentium處理器 2.2 P6微結(jié)構(gòu)的處理器 2.2.1 P6微結(jié)構(gòu)概述 2.2.2 Pentium Ⅲ處理器內(nèi)部結(jié)構(gòu)及工作原理 2.3 NetBurst微結(jié)構(gòu)的處理器 2.3.1 NetBurst微結(jié)構(gòu)概述 2.3.2 Pentium 4處理器內(nèi)部結(jié)構(gòu)及工作原理 2.3.3 NetBurst微結(jié)構(gòu)處理器的新技術(shù) 2.4 Core微結(jié)構(gòu)的處理器 2.4.1 Core微結(jié)構(gòu)的引入 2.4.2 Conroe處理器內(nèi)部結(jié)構(gòu)與特點(diǎn) 2.5 IA-32處理器基本執(zhí)行環(huán)境 2.5.1 IA-32處理器工作模式 2.5.2 IA-32處理器中的寄存器 2.5.3 IA-32處理器在實(shí)地址模式下的存儲(chǔ)管理 習(xí)題2第3章 80x86匯編語言程序設(shè)計(jì) 3.1 尋址方式與指令格式 3.1.1 尋址方式 3.1.2 80x86的機(jī)器指令格式 3.1.3 數(shù)據(jù)類型 3.1.4 匯編語句的種類、格式和源程序結(jié)構(gòu) 3.2 通用指令集 3.2.1 數(shù)據(jù)傳送指令 3.2.2 算術(shù)運(yùn)算指令 3.2.3 邏輯運(yùn)算指令 3.2.4 移位指令 3.2.5 位與字節(jié)指令 3.2.6 控制轉(zhuǎn)移指令 3.2.7 串操作指令 3.2.8 I/O指令 3.2.9 其他指令 3.3 80x86匯編語言程序設(shè)計(jì) 3.3.1 匯編偽指令 3.3.2 順序結(jié)構(gòu)程序設(shè)計(jì) 3.3.3 分支結(jié)構(gòu)程序設(shè)計(jì) 3.3.4 循環(huán)結(jié)構(gòu)程序設(shè)計(jì) 3.3.5 子程序設(shè)計(jì) 3.3.6 常用DOS功能調(diào)用 習(xí)題3第4章 現(xiàn)代微機(jī)的存儲(chǔ)系統(tǒng) 4.1 現(xiàn)代微機(jī)存儲(chǔ)器系統(tǒng)概述 4.2 現(xiàn)代微機(jī)的系統(tǒng)地址映射 4.3 IA-32結(jié)構(gòu)在保護(hù)模式下的存儲(chǔ)管理 4.3.1 保護(hù)模式下的段式存儲(chǔ)管理 4.3.2 保護(hù)模式下的頁式存儲(chǔ)管理 4.3.3 IA-32e模式下的頁式存儲(chǔ)管理 4.3.4 段到頁的映射 4.4 高速緩沖存儲(chǔ)器Cache 4.4.1 Cache的工作原理與地址映像 4.4.2 IA-32的Cache結(jié)構(gòu) 4.4.3 IA-32的緩存類型 4.4.4 IA-32的Cache一致性協(xié)議 習(xí)題4第5章 輸入/輸出與接口技術(shù) 5.1 I/O接口概述 5.1.1 接口的概念和基本功能 5.1.2 I/O接口的組成 5.1.3 I/0數(shù)據(jù)傳送方式 5.1.4 I/O編址方法 5.2 接口設(shè)計(jì)與分析基本方法 5.2.1 接口硬件設(shè)計(jì)方法 5.2.2 接口軟件設(shè)計(jì)方法 5.2.3 I/O端口地址譯碼方法 5.3 IA-32系列微機(jī)I/O接口技術(shù) 習(xí)題5第6章 微機(jī)總線標(biāo)準(zhǔn) 6.1 總線概述 6.2 PCI總線 6.2.1 PCI總線的特點(diǎn) 6.2.2 PCI信號(hào)定義 6.2.3 PCI插槽和PCI擴(kuò)展卡 6.2.4 PCI總線命令 6.2.5 PCI總線協(xié)議 6.2.6 PCI總線數(shù)據(jù)傳輸過程 6.2.7 總線仲裁 6.2.8 PCI總線配置 6.2.9 PCIBIOS 6.2.10 ICH8中的PCI-to-PCI橋 6.3 通用串行總線USB 6.4 PCI Express總線 6.5 其他總線和接口 6.5.1 SCSI接口 6.5.2 AGP接口 6.5.3 高性能串行總線標(biāo)準(zhǔn)IEEE1394 6.5.4 SATA總線 6.5.5 HyperTransport總線 6.5.6 CAN總線 習(xí)題6第7章 中斷與異常 7.1 概述 7.2 8259A中斷控制器 7.2.1 8259A的引腳和內(nèi)部結(jié)構(gòu) 7.2.2 8259A的工作方式 7.2.3 8259A的初始化與操作命令 7.2.4 8259A的中斷響應(yīng)周期 7.2.5 I(2H8中的8259A 7.3 現(xiàn)代微機(jī)中的中斷處理 7.3.1 概述 7.3.2 中斷向量表和實(shí)地址模式下中斷處理程序的編寫 7.3.3 中斷描述符表和保護(hù)模式下中斷與異常的處理 7.4 PCI中斷 7.5 串行中斷 7.6 高級(jí)可編程中斷控制子系統(tǒng) 7.6.1 APIC子系統(tǒng)的組成 7.6.2 ICH8的I/O APIC模塊中的寄存器 7.6.3 APIC總線功能 7.6.4 APIC子系統(tǒng)的工作過程 習(xí)題7第8章 ICH8中的常規(guī)接口 8.1 可編程定時(shí)/計(jì)數(shù)器8254 8.1.1 8254的內(nèi)部結(jié)構(gòu)和外部引腳 8.1.2 8254的工作方式 8.1.3 8254的控制字 8.1.4 8254的編程 8.1.5 ICH8中的8254模塊 8.2 DMA操作 8.2.1 DMA技術(shù)概述 8.2.2 82C37A的內(nèi)部結(jié)構(gòu)及內(nèi)部寄存器 8.2.3.82C37A的軟命令及工作時(shí)序 8.2.4 82C37A的初始化編程 8.2.5 ICH8中的DMA控制器 8.3 實(shí)時(shí)鐘電路及其應(yīng)用 習(xí)題8第9章 常用外設(shè)與通信接口 9.1 并行接口8255 9.1.1 8255的內(nèi)部結(jié)構(gòu)和外部引腳 9.1.2 8255的工作方式 9.1.3 8255的控制字與初始化編程 9.1.4 8255應(yīng)用舉例 9.2 串行接口 9.2.1 串行通信的基本概念 9.2.2 異步串行通信協(xié)議 9.2.3 RS-232C接口標(biāo)準(zhǔn) 9.2.4 INS8250與PCI6550 9.2.5 串行通信程序編寫 9.3 PC鍵盤接口 9.4 鼠標(biāo)器接口 9.5 顯示器與顯示卡 9.5.1 CRT顯示器及其主要性能參數(shù) 9.5.2 顯示卡 9.5.3 液晶顯示器(LCD) 9.6 打印機(jī)接口 9.6.1 打印機(jī)并行接口 9.6.2 打印機(jī)適配器端口直接編程 9.6.3 使用打印機(jī)適配器的數(shù)據(jù)傳輸 9.7 網(wǎng)絡(luò)接口 9.7.1 調(diào)制解調(diào)器 9.7.2 ISDN 9.7.3 寬帶接入技術(shù) 9.7.4 ICH7中的LAN控制器 9.7.5 ICH8中的GbE控制器 習(xí)題9第10章 IA-32微機(jī)的系統(tǒng)編程技術(shù) 10.1 處理器管理與初始化 10.2 任務(wù)管理 10.3 IA-32微機(jī)的BIOS 10.4 Windows驅(qū)動(dòng)程序模型(WDM)簡介 習(xí)題10附錄A x86匯編語言程序上機(jī)過程與調(diào)試方法 A.1 匯編語言程序上機(jī)過程 A.2 DEBUG主要命令附錄B ASCII碼表附錄C x86BIOS功能調(diào)用列表附錄D PCI總線設(shè)備分類代碼表附錄E 縮略語對(duì)照表參考文獻(xiàn)