Cadence電路設(shè)計入門與應(yīng)用

前言第1章 EDA軟件概述 1.1 常用EDA軟件的介紹 1.1.1 EDA技術(shù)的發(fā)展 1.1.2 常用EDA軟件的簡單介紹 1.2 Cadence軟件的介紹 1.3 本章小結(jié)第2章 Cadence軟件的運行環(huán)境及安裝 2.1 Cadence軟件的運行環(huán)境 2.2 Cadence軟件的安裝 2.3 本章小結(jié)第3章 Cadence軟件工具的簡介及操作說明 3.1 CadenceSPB工具概述 3.2 PCBLibrarianExpert 3.3 ConceptHDL 3.4 AllegroPCBDesign 3.5 AllegroPCB：Router 3.6 SPECCTRAQuest 3.7 ConstraintManager 3.8 本章小結(jié)第4章 項目管理器介紹 4.1 如何建立一個新的項目 4.2 使用Project進行一系列的設(shè)計 4.3 本章小結(jié)第5章 CadencePCB封裝庫的制作及使用 5.1 PCB封裝庫的建立 5.2 PCB封裝庫的制作 5.2.1 表面貼裝的制作 5.2.2 通孔插裝的制作 5.2.3 PCB封裝庫的制作 5.2.4 PCB封裝庫的管理與使用 5.3 本章小結(jié)第6章 Cadtence原理圖庫的制作及使用 6.1 原理圖庫的建立 6.2 原理圖庫的制作 6.3 原理圖庫的管理與使用 6.4 本章小結(jié)第7章 ConceptHDL原理圖設(shè)計 7.1 原理圖設(shè)計的基礎(chǔ) 7.1.1 原理圖設(shè)計的規(guī)范 7.1.2 原理圖設(shè)計的流程 7.2 ConceptHDL的界面 7.2.1 菜單欄 7.2.2 工具欄 7.3 ConceptHDL的使用 7.3.1 ConceptHDL的打開 7.3.2 ConceptHDL的設(shè)置 7.3.3 ConceptHDL的基本操作 7.4 繪制原理圖 7.4.1 新建一個項目 7.4.2 平鋪結(jié)構(gòu)和層次結(jié)構(gòu) 7.4.3 添加元件庫 7.4.4 完成原理圖的繪制 7.5 層次原理圖的設(shè)計 7.5.1 層次化設(shè)計的特點 7.5.2 自上向下的設(shè)計 7.5.3 自下向上的設(shè)計 7.6 原理圖設(shè)計的后處理 7.6.1 原理圖設(shè)計打包 7.6.2 幾項全局命令的使用 7.6.3 原理圖設(shè)計的檢查 7.6.4 原理圖設(shè)計的輸出 7.7 原理圖的打印 7.7.1 打印歸檔的注意事項 7.7.2 打印的設(shè)置 7.7.3 打印輸出 7.8 原理圖設(shè)計的小技巧匯總 7.9 本章小結(jié)第8章 AllegroPCB設(shè)計 8.1 PCB設(shè)計概述 8.2 原理圖輸出到PCB 8.3 PCBEditor軟件的介紹 8.3.1 PCBEditor的打開 8.3.2 Allegro界面的介紹 8.3.3 Allegro界面的各欄介紹 8.4 Allegro的環(huán)境設(shè)置 8.4.1 Allegro的文件類型描述 8.4.2 Allegro工作文件的設(shè)定 8.5 機械symbol的繪制 8.5.1 普通繪制方法 8.5.2 毛坯圖導(dǎo)入法 8.6 電路板的建立 8.6.1 機械Symbol的添加 8.6.2 元件的放置 8.6.3 PCB疊層的設(shè)置 8.6.4 調(diào)色板的設(shè)置 8.7 PCB設(shè)計中的規(guī)則設(shè)置 8.7.1 標準的設(shè)計規(guī)則 8.7.2 高級的設(shè)計規(guī)則——間距規(guī)則的設(shè)定 8.7.3 高級的設(shè)計規(guī)則——物理規(guī)則的設(shè)定 8.7.4 區(qū)域規(guī)則的設(shè)定 8.7.5 規(guī)則的分配 8.7.6 規(guī)則的檢查 8.8 PCB設(shè)計布局 8.8.1 PCB布局的注意事項 8.8.2 PCB手動布局常用的命令介紹 8.8.3 PCB的自動布局 8.9 PCB設(shè)計布線 8.9.1 PCB布線的基礎(chǔ)知識 8.9.2 添加過孔 8.9.3 PCB手動布線常用的命令介紹 8.9.4 PCB的自動布線 8.10 敷銅 8.10.1 正片敷銅 8.10.2 負片敷銅 8.10.3 敷銅層的編輯 8.11 本章小結(jié)第9章 生成印制電路板加工文件 9.1 生成PCB加工文件的簡單介紹 9.2 生成光繪文件 9.2.1 光繪文件的組成及類型 9.2.2 光繪文件的參數(shù)設(shè)置 9.2.3 光繪文件的內(nèi)容設(shè)置 9.2.4 生成光繪文件 9.3 生成鉆孔文件 9.4 本章小結(jié)第10章 AuegroPCB設(shè)計中的約束管理 10.1 約束管理器概述 10.2 約束管理器 10.2.1 約束管理器的打開 10.2.2 約束管理器界面的概述 10.3 布線的約束設(shè)置 10.3.1 創(chuàng)建Bus 10.3.2 線路設(shè)置 10.3.3 阻抗設(shè)置 10.3.4 設(shè)置最小／最大傳輸延時 10.3.5 設(shè)置總的布線長度 10.3.6 設(shè)置差分對 10.3.7 設(shè)置相對傳輸延時 10.4 約束管理器的其他設(shè)置 10.4.1 信號完整性的約束設(shè)置 10.4.2 時序的約束設(shè)置 10.5 定制電氣約束規(guī)則 10.5.1 創(chuàng)建電氣約束 10.5.2 調(diào)用電氣約束 10.6 打開DRC設(shè)置 10.7 本章小結(jié)第11章 SPECCTRA布線工具 11.1 從PCB設(shè)計到SPECCTRA 11.2 SPECCTRA的界面及菜單介紹 11.3 SPECCTRA的基本操作 11.4 SPECCTRA的規(guī)則設(shè)置 11.5 手動布線 11.6 自動布線 11.6.1 自動布線器的布線模式 11.6.2 自動布線器規(guī)則的優(yōu)先級 11.6.3 自動扇孔 11.6.4 普通自動布線 11.6.5 Smart_route命令布線及使用DO文件布線 11.6.6 布線后的命令 11.7 本章小結(jié)第12章 SPECCTRAQuest——信號仿真 12.1 概述 12.2 仿真設(shè)置 12.2.1 打開仿真分析工具 12.2.2 打開仿真設(shè)置 12.2.3 疊層設(shè)置 12.2.4 設(shè)置DC電壓 12.2.5 元件設(shè)置 12.2.6 賦予SI模型 12.2.7 SI的檢查 12.3 PCB的預(yù)仿真 12.3.1 打開仿真文件 12.3.2 基本仿真參數(shù)設(shè)置 12.3.3 仿真信號的提取 12.3.4 查看提取出來的仿真信號參數(shù) 12.3.5 SigXplorer中仿真前的參數(shù)設(shè)置 12.3.6 設(shè)置仿真分析內(nèi)容 12.3.7 使用Sigwave工具查看波形 12.4 修改拓撲模型改善仿真結(jié)果 12.4.1 修改匹配電阻的阻值 12.4.2 修改拓撲結(jié)構(gòu) 12.5 設(shè)置添加約束 12.5.1 設(shè)定長度約束 12.5.2 產(chǎn)生電氣約束 12.5.3 將約束規(guī)則加到PCB中 12.6 后仿真過程 12.6.1 仿真信號提取的前設(shè)置 12.6.2 仿真信號的提取 12.7 本章小結(jié)第13章 PCB設(shè)計的可靠性 13.1 PCB可靠性設(shè)計的總體原則 13.1.1 確定PCB中的高速區(qū)域 13.1.2 電源線和地線的設(shè)計 13.1.3 電磁兼容設(shè)計 13.1.4 混合信號的PCB設(shè)計 13.2 電源和地對PCB可靠性的影響 13.2.1 電源完整性設(shè)計 13.2.2 地線設(shè)計 13.3 去耦電容對PCB可靠性的影響 13.4 電磁兼容對PCB可靠性的影響 13.4.1 元件的選擇 13.4.2 元件的布局 13.4.3 PCB的布線 13.4.4電路設(shè)計 13.5 熱影響 13.6 混合信號的處理 13.7 本章小結(jié)第14章 印制電路板設(shè)計實例(一) 14.1 項目的提出 14.2 整體設(shè)計規(guī)劃 14.3 創(chuàng)建項目工程文件 14.4 建立元件庫 14.4.1 原理圖庫設(shè)計 14.4.2 PCB封裝庫的設(shè)計 14.5 原理圖設(shè)計 14.6 PCB設(shè)計 14.7 生產(chǎn)文件輸出 14.8 本章小結(jié)第15章 印制電路板設(shè)計實例(二) 15.1 項目的提出 15.2 整體設(shè)計規(guī)劃 15.3 創(chuàng)建項目工程文件 15.4 建立元件庫 15.5 原理圖設(shè)計 15.6 PCB設(shè)計 15.7 生產(chǎn)文件輸出 15.8 本章小結(jié)附錄 附錄A 信號仿真分析常用名詞解釋 附錄B 常用的疊層設(shè)置 附錄C 設(shè)計中常用的小技巧參考文獻