數(shù)字電子技術(shù)

1　 數(shù)字電路基礎(chǔ)
　1.1　概述
　1.2　計(jì)數(shù)進(jìn)制及代碼
　　1.2.1　各種進(jìn)制及轉(zhuǎn)換
　　1.2.2　二進(jìn)制代碼
　1.3　邏輯關(guān)系和邏輯運(yùn)算
　1.4　邏輯代數(shù)的基本運(yùn)算和邏輯函數(shù)
　　1.4.1　邏輯代數(shù)的基本運(yùn)算
　　1.4.2　邏輯函數(shù)的表示方法
　1.5　邏輯函數(shù)的化簡
　　1.5.1　邏輯函數(shù)的公式化簡法
　　1.5.2　邏輯函數(shù)的圖形化簡法
　　1.5.3　具有約束的邏輯函數(shù)及其卡諾圖化簡法
　本章小結(jié)
　習(xí)題
2 邏輯門電路
　2.1　概述
　2.2　邏輯門電路
　　2.2.1　二極管門電路
　　2.2.2　非門（反相器）
　　2.2.3　其它常用邏輯門電器
　2.3　兩大系列邏輯門電路及邏輯門IC簡介
　　2.3.1　TTL系列門電路
　　2.3.2　CMOS系列門電路
　　2.3.3　門電路在使用中應(yīng)注意的問題
　本章小結(jié)
　習(xí)題
3 組合邏輯電路
　3.1　概述
　3.2　組合邏輯電路基本分析方法和設(shè)計(jì)方法
　　3.2.1　組合電路基本分析方法
　　3.2.2　組合電路基本設(shè)計(jì)方法
　3.3　常用的組合邏輯電路及IC簡介
　　3.3.1　編碼器和譯碼器
　　3.3.2　數(shù)據(jù)選擇器和數(shù)據(jù)分配器
　　3.3.3　加法器和數(shù)據(jù)比較器
　3.4　組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象
　本章小結(jié)
　習(xí)題
4 觸發(fā)器
　4.1　觸發(fā)器概述
　4.2　基本RS觸發(fā)器
　　4.2.1　電路結(jié)構(gòu)及工作原理
　　4.2.2　邏輯功能及觸發(fā)方式
　4.3　時(shí)鐘觸發(fā)器
　　4.3.1　觸發(fā)器的觸發(fā)方式及幾種觸發(fā)器介紹
　　4.3.2　時(shí)鐘觸發(fā)器邏輯功能分類
　4.4　觸發(fā)器的邏輯功能轉(zhuǎn)換
　4.5　常用觸發(fā)器IC簡介
　本章小結(jié)
　習(xí)題
5 時(shí)序邏輯電路
　5.1　概述
　5.2　時(shí)序邏輯電路基本分析方法和設(shè)計(jì)方法
　　5.2.1　時(shí)序電路基本分析方法
　　5.2.2　時(shí)序電路基本設(shè)計(jì)方法
5.3　計(jì)數(shù)器
　　5.3.1　計(jì)數(shù)器的分類和基本原理　
　　5.3.2　常用的計(jì)數(shù)器IC簡介
　　5.3.3　用集成計(jì)數(shù)器實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器
　5.4　寄存器
　　5.4.1　寄存器的功能
　　5.4.2　移位寄存器型計(jì)數(shù)器
　本章小結(jié)
　習(xí)題
6 存儲器和可編程邏輯器件
　6.1　概述
　6.2　只讀存儲器（ROM）
　　6.2.1　ROM的結(jié)構(gòu)及工作原理　
　　6.2.2　ROM的應(yīng)用和容量擴(kuò)展
　6.3　讀寫存儲器（RAM）
　　6.3.1　RAM的結(jié)構(gòu)
　　6.3.2　RAM的存儲單元簡介
　　6.3.3　RAM的容量擴(kuò)展
　6.4　可編程邏輯器件（PLD）
　　6.4.1　PLD的結(jié)構(gòu)　
　　6.4.2　PLD的基本原理　
　本章小結(jié)
　習(xí)題
7 A/D、D/A轉(zhuǎn)換器
8 數(shù)字集成電路的典型應(yīng)用電路
9 數(shù)字電子電路讀圖及課程設(shè)計(jì)
附錄1　TTL集成電路系列介紹
附錄2　國產(chǎn)半導(dǎo)體集成電路型號命名方法（GB3430－89）
附錄3　部分集成邏輯門電路新、舊圖形符號對照
附錄4　部分常用的集成電路芯片功能引出端排列圖
部分習(xí)題解答
參考文獻(xiàn)