數(shù)字電子技術(shù)

第1章 數(shù)字邏輯基礎(chǔ) 1.1 數(shù)字電路概述 1.2 數(shù)制和碼制 1.2.1 數(shù)制 1.2.2 數(shù)制轉(zhuǎn)換 1.2.3 碼制 1.3 邏輯代數(shù)基礎(chǔ) 1.3.1 邏輯代數(shù)與邏輯變量 1.3.2 三種基本邏輯運(yùn)算 1.3.3 常用復(fù)合邏輯運(yùn)算 1.3.4 邏輯代數(shù)的基本定律和常用公式 1.3.5 邏輯代數(shù)的基本規(guī)則 1.4 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換 1.4.1 邏輯函數(shù)的表示方法 1.4.2 各種表示方法的相互轉(zhuǎn)換 1.5 邏輯函數(shù)的代數(shù)化簡法 1.5.1 邏輯函數(shù)式的不同形式及轉(zhuǎn)換 1.5.2 用代數(shù)法化簡邏輯函數(shù) 1.6 邏輯函數(shù)的卡諾圖化簡法 1.6.1 邏輯函數(shù)的最小項(xiàng)及其表達(dá)式 1.6.2 邏輯函數(shù)的卡諾圖表示法 1.6.3 用卡諾圖化簡邏輯函數(shù) 1.7 具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡 1.7.1 邏輯函數(shù)中的約束項(xiàng) 1.7.2 利用無關(guān)項(xiàng)化簡邏輯函數(shù) 本章小結(jié) 自我檢測題 思考題與習(xí)題第2章 邏輯門電路 2.1 二極管和三極管的開關(guān)特性 2.1.1 二極管的開關(guān)特性 2.1.2 雙極型三極管的開關(guān)特性 2.2 基本邏輯門電路 2.2.1 三種基本門電路 2.2.2 DTL與非門 2.3 TTL與非門電路 2.3.1 TTL與非門的工作原理 2.3.2 TTL與非門的外特性及有關(guān)參數(shù) 2.4 TTL集電極開路與非門和三態(tài)門電路 2.4.1 集電極開路與非門(OC門) 2.4.2 三態(tài)(TS)門 2.5 CMOS反相器門電路 2.5.1 MOS管的開關(guān)特性 2.5.2 CMOS反相器 2.6 其他CMOS門電路 2.6.1 CMOS與非門 2.6.2 CMOS或非門 2.6.3 其他CMOS門電路 2.6.4 CMOS集成電路的正確使用 2.7 門電路使用注意事項(xiàng) 2.7.1 正負(fù)邏輯問題 2.7.2 CMOS電路與TTL電路性能比較 2.7.3 多余輸入端的處理 2.7.4 TTL和CMOS電路外接負(fù)載問題 2.7.5 TTL與CMOS電路的接口問題 本章小結(jié) 自我檢測題 思考題與習(xí)題 集成門電路相關(guān)資料第3章 組合邏輯電路 3.1 組合邏輯電路的一般分析和設(shè)計(jì)方法 3.1.1 組合邏輯電路的分析方法 3.1.2 組合邏輯電路的設(shè)計(jì)方法 3.2 編碼器 3.2.1 普通編碼器 3.2.2 優(yōu)先編碼器 3.2.3 集成編碼器 3.3 譯碼器 3.3.1 二進(jìn)制譯碼器 3.3.2 二十進(jìn)制譯碼器 3.3.3 顯示譯碼器 3.3.4 集成譯碼器 3.4 數(shù)據(jù)分配器和數(shù)據(jù)選擇器 3.4.1 數(shù)據(jù)分配器 3.4.2 數(shù)據(jù)選擇器 3.4.3 集成數(shù)據(jù)選擇器 3.5 數(shù)值比較器 3.5.1 數(shù)值比較器的原理 3.5.2 集成數(shù)值比較器 3.6 加法器 3.6.1 半加器 3.6.2 全加器 3.6.3 集成加法器 3.7 奇偶校驗(yàn)器 3.8 組合邏輯電路中的競爭與冒險(xiǎn) 3.8.1 產(chǎn)生競爭冒險(xiǎn)的原因 3.8.2 冒險(xiǎn)的消除方法 本章小結(jié) 自我檢測題 思考題與習(xí)題 組合邏輯電路相關(guān)資料第4章 觸發(fā)器 4.1 觸發(fā)器的電路結(jié)構(gòu)及動(dòng)作特點(diǎn) 4.1.1 基本RS觸發(fā)器 4.1.2 同步RS觸發(fā)器 4.1.3 主從JK觸發(fā)器 4.1.4 邊沿觸發(fā)器 4.1.5 觸發(fā)器的結(jié)構(gòu)分類 4.2 觸發(fā)器的邏輯功能及描述方法 4.2.1 RS觸發(fā)器 4.2.2 JK觸發(fā)器 4.2.3 D觸發(fā)器 4.2.4 T觸發(fā)器 4.3 不同邏輯功能觸發(fā)器的相互轉(zhuǎn)換 4.4 觸發(fā)器的電路結(jié)構(gòu)與邏輯功能的關(guān)系 4.5 集成觸發(fā)器及主要參數(shù) 4.5.1 集成觸發(fā)器舉例 4.5.2 集成觸發(fā)器的主要參數(shù) 本章小結(jié) 自我檢測題 思考題與習(xí)題 觸發(fā)器相關(guān)資料第5章 時(shí)序邏輯電路 5.1 時(shí)序邏輯電路的基本概念 5.1.1 時(shí)序邏輯電路的特點(diǎn)與電路結(jié)構(gòu) 5.1.2 時(shí)序邏輯電路的分類 5.1.3 時(shí)序邏輯電路的邏輯功能描述方法 5.2 時(shí)序邏輯電路的分析 5.2.1 時(shí)序邏輯電路的分析步驟 5.2.2 同步時(shí)序邏輯電路的分析 5.2.3 異步時(shí)序邏輯電路的分析 5.3 寄存器 5.3.1 寄存器 5.3.2 移位寄存器 5.3.3 集成寄存器 5.4 計(jì)數(shù)器 5.4.1 二進(jìn)制計(jì)數(shù)器 5.4.2 十進(jìn)制計(jì)數(shù)器 5.4.3 集成計(jì)數(shù)器介紹 5.5 同步時(shí)序邏輯電路的設(shè)計(jì)方法 本章小結(jié) 自我檢測題 思考題與習(xí)題 實(shí)用相關(guān)資料選集第6章 脈沖信號的產(chǎn)生與變換 6.1 概述 6.2 多諧振蕩器 6.2.1 門電路多諧振蕩器 6.2.2 石英晶體多諧振蕩器 6.2.3 多諧振蕩器的應(yīng)用 6.3 單穩(wěn)態(tài)觸發(fā)器 6.3.1 門電路組成的單穩(wěn)態(tài)觸發(fā)器 6.3.2 集成單穩(wěn)態(tài)觸發(fā)器 6.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 6.4 施密特觸發(fā)器 6.4.1 由門電路組成的施密特觸發(fā)器 6.4.2 集成施密特觸發(fā)器 6.4.3 施密特觸發(fā)器的應(yīng)用 6.5 555定時(shí)器及其應(yīng)用 6.5.1 555定時(shí)器電路的結(jié)構(gòu)及工作原理 6.5.2 555定時(shí)器的應(yīng)用 本章小結(jié) 自我檢測題 思考題與習(xí)題 實(shí)用相關(guān)資料第7章 數(shù)／模和模／數(shù)轉(zhuǎn)換 7.1 概述 7.2 D／A轉(zhuǎn)換器 7.2.1 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器 7.2.2 倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器 7.2.3 D／A轉(zhuǎn)換器的主要性能指標(biāo) 7.2.4 集成D／A轉(zhuǎn)換器 7.3 A／D轉(zhuǎn)換器 7.3.1 A／D轉(zhuǎn)換的基本原理 7.3.2 常用的A／D轉(zhuǎn)換器類型 7.3.3 集成A／D轉(zhuǎn)換器及其應(yīng)用 本章小結(jié) 自我檢測題 思考題與習(xí)題第8章 半導(dǎo)體存儲(chǔ)器及可編程邏輯器件 8.1 隨機(jī)存取存儲(chǔ)器RAM 8.1.1 RAM的結(jié)構(gòu)和工作原理 8.1.2 RAM的存儲(chǔ)元 8.1.3 RAM的擴(kuò)展 8.2 只讀存儲(chǔ)器ROM 8.2.1 ROM的結(jié)構(gòu)和工作原理 8.2.2 ROM的擴(kuò)展 8.3 可編程邏輯器件PLD 8.3.1 概述 8.3.2 PAL和GAL 8.3.3 CPLD／FPGA簡介 本章小結(jié) 自我檢測題 思考題與習(xí)題第9章 技能訓(xùn)練 9.1 讀圖訓(xùn)練 9.1.1 讀圖方法概述 9.1.2 ASCII碼鍵盤編碼電路 9.1.3 3寺位數(shù)字電壓表 9.2 基礎(chǔ)實(shí)驗(yàn) 9.2.1 門電路的邏輯功能與參數(shù)測試 9.2.2 用門電路組成半加器及全加器 9.2.3 譯碼與數(shù)碼顯示 9.2.4 數(shù)據(jù)選擇器的應(yīng)用 9.2.5 觸發(fā)器功能測試 9.2.6 計(jì)數(shù)器及其應(yīng)用 9.2.7 多諧振蕩器及其應(yīng)用 9.2.8 單穩(wěn)態(tài)觸發(fā)器與施密特觸發(fā)器及其應(yīng)用 9.2.9 555定時(shí)器及其應(yīng)用 9.3 綜合實(shí)訓(xùn) 9.3.1 安裝4路競賽搶答器 9.3.2 數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 9.3.3 安裝霓虹燈顯示控制電路 自我檢測題答案 部分習(xí)題答案附錄 常見數(shù)字邏輯器件中文注解參考文獻(xiàn)