32位微型計(jì)算機(jī)與接口技術(shù)

第1章　微型計(jì)算機(jī)系統(tǒng)概述
1.1　微型計(jì)算機(jī)的結(jié)構(gòu)和工作原理
1.1.1　微型計(jì)算機(jī)常用的術(shù)語
1.1.2　微型計(jì)算機(jī)的基本結(jié)構(gòu)
1.1.3　計(jì)算機(jī)的工作原理
1.1.4　微型計(jì)算機(jī)系統(tǒng)的主要性能指標(biāo)
1.2　微型計(jì)算機(jī)的發(fā)展
1.3　微型計(jì)算機(jī)運(yùn)算基礎(chǔ)
1.3.1　計(jì)算機(jī)中的數(shù)制
1.3.2　數(shù)制轉(zhuǎn)換
1.3.3　符號(hào)數(shù)的表示法與加減運(yùn)算
1.3.4　二進(jìn)制數(shù)的邏輯運(yùn)算
1.3.5　字符的二進(jìn)制編碼
第2章 微處理器原理與特性
2.1 8086／8088的結(jié)構(gòu)
2.1.1 8086／8088的內(nèi)部結(jié)構(gòu)
2.1.2 8086／8088的寄存器
2.1.3 總線周期
2.1.4 8086／8088引腳及其功能
2.1.5 8086／8088存儲(chǔ)器
2.1.6 80286 CPu的內(nèi)部寄存器
2.2 80386微處理器
2.2.1 80386的功能結(jié)構(gòu)
2.2.2 80386的內(nèi)部寄存器
2.2.3 80386三種工作方式的轉(zhuǎn)換
2.2.4 80386的特點(diǎn)
2.3 80486微處理器
2.3.1 80486的功能結(jié)構(gòu)
2.3.2 80486的內(nèi)部寄存器
第3章 Pentium系統(tǒng)結(jié)構(gòu)與原理
3.1 概述
3.1.1 Pentium微處理器常用術(shù)語
3.1.2 Pentium微處理器操作方式
3.1.3 RISC和CISC
3.2 Pentium寄存器
3.2.1　基本體系結(jié)構(gòu)寄存器
3.2.2　系統(tǒng)級(jí)寄存器
3.3 Pentium體系結(jié)卡句
3.4　Pentium采用的新技術(shù)
3.4.1　超標(biāo)量執(zhí)行技術(shù)
3.4.2　分支轉(zhuǎn)移預(yù)測(cè)判斷技術(shù)
3.5　流水線技術(shù)
3.5.1 Pentium整數(shù)流水線
3.5.2 Pentium浮點(diǎn)流水線
3.5.3　指令流水線
3.5.4　指令預(yù)取
第4章　存儲(chǔ)器管理
4.1　存儲(chǔ)器與存儲(chǔ)體系概述
4.1.1　存儲(chǔ)器的分類
4.1.2　存儲(chǔ)體系與層次結(jié)構(gòu)
4.1.3　存儲(chǔ)管理
4.1.4　Pentium的存儲(chǔ)器系統(tǒng)
4.2　分段存儲(chǔ)管理
4.2.1　保護(hù)模式下的平臺(tái)存儲(chǔ)管理方式
4.2.2　多段存儲(chǔ)管理方式
4.2.3　存儲(chǔ)器段及其寄存器
4.2.4　段選擇符
4.2.5　段描述符
4.2.6　段描述符表
4.3　分頁存儲(chǔ)管理
4.3.1　頁的轉(zhuǎn)換
4.3.2　分頁控制位
4.3.3　線性地址
4.3.4 頁表
4.3.5 頁表項(xiàng)
4.3.6　轉(zhuǎn)換旁視緩沖存儲(chǔ)器TLB
4.4　段與頁轉(zhuǎn)換組合
4.4.1　平臺(tái)存儲(chǔ)管理方式
4.4.2　段覆蓋頁
4.4.3　頁覆蓋段
4.4.4　頁和段邊界不對(duì)準(zhǔn)
4.4.5 頁和段邊界對(duì)準(zhǔn)
4.4.6 每段的頁表
4.5 虛擬8086方式
第5章 高速緩沖存儲(chǔ)器
5.1 cache存儲(chǔ)器
5.1.1 什么是cache
5.1.2 局部性原理
5.1.3 技術(shù)術(shù)語
5.1.4 Pentium片內(nèi)cachc
5.2 cache配置方案
5.2.1 Pentium片內(nèi)cache的配置
5.2.2 影響cache性能的因素
5.2.3 cachce大小規(guī)模和性能
5.2.4 締合方式和性能
5.2.5 實(shí)際cache
5.3 Pentium的cache結(jié)構(gòu)
5.3.1 cache操作方式
5.3.2 數(shù)據(jù)cache
5.3.3 數(shù)據(jù)cache更新方案
5.3.4 指令cache
5.3.5 cache讀寫操作
5.3.6 cache替換算法與規(guī)則
5.3.7 cache寫貫穿
5.3.8 cache寫回
5.4　一致性協(xié)議
5.4.1　MESI cache一致性協(xié)議模型
5.4.2　指令cache一致性協(xié)議
5.5　二級(jí)cache
5.5.1　二級(jí)cache與一級(jí)cache的關(guān)系
5.5.2　統(tǒng)一的二級(jí)cache
5.5.3　二級(jí)cache監(jiān)視
5.5.4　數(shù)據(jù)傳送方式
第6章　總線技術(shù)
6.1　總線的基本知識(shí)
6.1.1　概述
6.1.2　總線的分類
6.1.3　總線的組成及性能指標(biāo)
6.1.4　總線的標(biāo)準(zhǔn)化
6.1.5　總線操作與仲裁
6.1.6　幾種典型總線及其特點(diǎn)
6.2 PCI總線
6.2.1 PCI總線特征
6.2.2 即插即用
6.2.3 PCI總線信號(hào)
6.2.4 PCI總線數(shù)據(jù)傳送機(jī)制
6.2.5 PCI總線周期
6.2.6 PCI總線命令
6.2.7 PCI總線系統(tǒng)結(jié)構(gòu)
6.3 通信總線
6.3.1 RS-232C總線
6.3.2 SCSI總線
6.3.3 USB總線
第7章 輸入輸出與中斷技術(shù)
7.1 輸入輸出及其接口
7.1.1 I／O信息的組成
7.1.2 I／O接口的作用
7.1.3 I／O端口尋址方式
7.2 輸入輸出傳送方式
7.2.1 程序控制的輸入輸出方式
7.2.2 中斷控制的輸入輸出方式
7.2.3 直接存儲(chǔ)器存取傳送方式
7.3 中斷
7.3.1 中斷概述
7.3.2 中斷源
7.3.3 中斷分類
7.3.4 中斷處理
7.3.5 中斷優(yōu)先權(quán)
7.3.6 80x86中斷
7.4 異常
7.4.1 異常分類
7.4.2 處理器定義的異常
7.4.3 中斷及異常的屏蔽
7.4.4 保護(hù)模式下的中斷和異常
7.4.5 中斷的返回與轉(zhuǎn)移
7.5 可編程中斷控制器
7.5.1 8259A的內(nèi)部結(jié)構(gòu)和引腳
7.5.2 8259A的中斷控制過程
7.5.3 8259A的工作方式
7.5.4 8259A的編程
7.5.5 8259A應(yīng)用舉例
7.5.6 中斷程序設(shè)計(jì)
7.6 直接存儲(chǔ)器存?。―MA）方式
7.6.1 DMA工作過程
7.6.2 DMA控制器8237A
7.6.3 8237A的應(yīng)用
第8章 可編程接口芯片及應(yīng)用
8.1 可編程并行接口芯片8255A
8.1.1 8255A的引腳功能
8.1.2 8255A的工作方式與控制字
8.1.3 工作方式的選擇及其功能
8.1.4 8255A應(yīng)用舉例
8.2 可編程定時(shí)器／計(jì)數(shù)器芯片8253／8254
8.2.1 8253的結(jié)構(gòu)與功能
8.2.2 8253的編程
8.2.3 8253的工作方式
8.2.4 8254與8253的區(qū)別
8.2.5 8253應(yīng)用舉例
8.3　串行通信及8251串行接口電路
8.3.1　串行通信的基本概念
8.3.2　可編程串行接口芯片8251A
8.3.3　8251A初始化編程
8.3.4　8251A應(yīng)用舉例
8.4　模擬通道與接口
8.4.1 D／A轉(zhuǎn)換接口概述
8.4.2 DAt20832
8 4 3 DAC1210
8.4.4 DAC芯片與微機(jī)的連接
8.4.5 A／D轉(zhuǎn)換接口
8.4.6 ADC0809
8.4.7 AD574
8.4.8 A／D轉(zhuǎn)換芯片與微處理器的接口
第9章　Pentium的保護(hù)機(jī)制
9.1　概述
9.2　段級(jí)保護(hù)
9.3　段描述符及保護(hù)
9.3.1　類型檢查
9.3.2　界限檢查
9.3.3　特權(quán)級(jí)
9.4　數(shù)據(jù)訪問限制
9.5　控制轉(zhuǎn)移
9.6 門描述符
9.6.1　堆棧轉(zhuǎn)移
9.6.2　從一個(gè)過程返回
9.7　操作系統(tǒng)指令
9.7.1　特權(quán)指令
9.7.2　敏感指令
9.8　指針指令
9.8.1　描述符驗(yàn)證
9.8.2　指針完整性與請(qǐng)求特權(quán)級(jí)
9.9　頁級(jí)保護(hù)
9.9.1　保存保護(hù)參數(shù)的頁表項(xiàng)
9.9.2　兩級(jí)頁表的組合保護(hù)
9.9.3　頁保護(hù)越權(quán)
9.9.4　段與頁保護(hù)的組合
參考文獻(xiàn)