Altium Designer實(shí)用寶典：FPGA設(shè)計(jì)

第1章 可編程邏輯器件基礎(chǔ)
1.1 FPGA的基本結(jié)構(gòu)
1.2 Altera公司FPGA簡(jiǎn)介
1.2.1 Cyclone系列FPGA簡(jiǎn)介
1.2.2 Stratix系列FPGA簡(jiǎn)介
1.2.3 Stratix GX系列FPGA簡(jiǎn)介
1.3 xilinx公司FPGA簡(jiǎn)介
1.3.1 Virrtex—II系列FPGA基本架構(gòu)
1.3.2 Spatlan—IIE系列FPGA基本架構(gòu)
第2章 Altium Designor的安裝和激活
2.1 Altium Designer FPGA功能簡(jiǎn)介
2.2 Altium Designer FPGA開(kāi)發(fā)的主要特點(diǎn)
2.3 Altium Designer的組成
2.3.1基礎(chǔ)部分組成
2.3.2 板卡設(shè)計(jì)部分組成
2.3.3 嵌入式智能設(shè)計(jì)部分組成
2.4 Altium Designer運(yùn)行環(huán)境系統(tǒng)配置要求
2.5 Altium Designer的安裝方法
2.6 Altium Designer的啟動(dòng)方法
2.7 單機(jī)版Altium Designer的激活
2.7.1 通過(guò)網(wǎng)絡(luò)申請(qǐng)單機(jī)版License
2.7.2 通過(guò)E-Mail申請(qǐng)單機(jī)版License
2.7.3 加載單機(jī)版License
2.8 網(wǎng)絡(luò)版Altium Designer的激活
2.8.1 安裝網(wǎng)絡(luò)許可服務(wù)器
2.8.2 停止和運(yùn)行網(wǎng)絡(luò)許可服務(wù)器
2.8.3 網(wǎng)絡(luò)許可服務(wù)器的初始化
2.8.4 申請(qǐng)網(wǎng)絡(luò)版License
2.8.5 加載網(wǎng)絡(luò)版License
2.8.6 設(shè)置網(wǎng)絡(luò)版用戶(hù)軟件
第3章 配置Altium Designor
3.1 Altium Designer初始界面
3.1.1 初始界面菜單簡(jiǎn)介
3.1.2 初始界面Home窗口簡(jiǎn)介
3.1.3 工作面板標(biāo)簽
3.2 系統(tǒng)參數(shù)設(shè)置
3.2.1 系統(tǒng)常規(guī)參數(shù)（System-General）設(shè)置
3.2.2 系統(tǒng)顯示參數(shù)（System-View）設(shè)置
3.2.3 系統(tǒng)升級(jí)參數(shù)（System-Alfium Web Update）設(shè)置
3.2.4 系統(tǒng)浮動(dòng)視窗透明度參數(shù)（System—Transparency）設(shè)置
3.2.5 系統(tǒng)導(dǎo)航參數(shù)（System—Navigation）設(shè)置
3.2.6 系統(tǒng)自動(dòng)備份參數(shù)（System-Backup）設(shè)置
3.2.7 系統(tǒng)項(xiàng)目面板（System-Projects Panel）設(shè)置
3.2.8 系統(tǒng)文件類(lèi)型參數(shù)（System—Hie Types）設(shè)置
3.2.9 系統(tǒng)新創(chuàng)建文檔默認(rèn)參數(shù)（System—New Document Defaults）設(shè)置
3.2.10 系統(tǒng)文件鎖定參數(shù)（System—Hie Locking）設(shè)置
3.2.11 系統(tǒng)已加載的庫(kù)文件參數(shù)（System-Installed Libraries）設(shè)置
3.2.12 腳本系統(tǒng)參數(shù)（System-Scripting System）設(shè)置
3.3 FPGA設(shè)計(jì)參數(shù)設(shè)置
3.3.1 FPGA常規(guī)參數(shù)（FPGA.General）設(shè)置
3.3.2 FPGA仿真編譯器參數(shù)（FPGA-Simulation Compiler）設(shè)置
3.3.3 FPGA仿真調(diào)試器參數(shù)（FPGA—Simulation Debugger）設(shè)置
3.3.4 FPGA綜合參數(shù)（FPGA—Synthesis）設(shè)置
3.3.5 FPGA硬件設(shè)備顯示參數(shù)（FPGA—Devices View）設(shè)置
3.4 版本控制參數(shù)（Version Control）設(shè)置
3.4.1 版本控制常規(guī)參數(shù)（Version Control-General）設(shè)置
3.4.2 版本控制本地履歷參數(shù)（Version Contro1-Local History）設(shè)置
3.4.3 版本控制SVN Libraries參數(shù)（Version Control—SVN Libraries）設(shè)置
3.5 仿真波形參數(shù)設(shè)置
第4章 FPGA設(shè)計(jì)實(shí)例
4.1 創(chuàng)建FPGA項(xiàng)目
4.1.1 從【Fies】面板中創(chuàng)建FPGA項(xiàng)目
4.1.2 從主頁(yè)（Home）中創(chuàng)建FPGA項(xiàng)目
4.1.3 從主菜單中創(chuàng)建FPGA項(xiàng)目
4.2 VHDL語(yǔ)言設(shè)計(jì)單元電路實(shí)例
4.2.1 為項(xiàng)目添加VHDL文件
4.2.2 編輯VHDL文件
4.2.3 根據(jù)VHDL文件創(chuàng)建原理圖元件符號(hào)
4.2.4 為新創(chuàng)建的原理圖元件命名
4.2.5 為項(xiàng)目添加原理圖文件
4.2.6 新創(chuàng)建元件的放置方法
4.3 FPGA項(xiàng)目設(shè)計(jì)實(shí)例
4.3.1 創(chuàng)建項(xiàng)目
4.3.2 為項(xiàng)目添加已有文件
4.3.3 BCD計(jì)數(shù)器項(xiàng)目文件內(nèi)容
4.3.4 創(chuàng)建項(xiàng)目的VHDL元件庫(kù)
4.3.5 編譯庫(kù)文件
4.3.6 創(chuàng)建項(xiàng)目元件庫(kù)
4.3.7 編輯項(xiàng)目原理圖
4.3.8 根據(jù)VHDL創(chuàng)建圖紙符號(hào)
4.3.9 放置導(dǎo)線(xiàn)、總線(xiàn)和網(wǎng)絡(luò)標(biāo)簽
4.4 創(chuàng)建VHDL測(cè)試平臺(tái)
4.4.1 創(chuàng)建項(xiàng)目的VHDL程序
4.4.2 創(chuàng)建VHDL測(cè)試平臺(tái)
4.5 設(shè)計(jì)項(xiàng)目仿真
4.5.1 仿真參數(shù)設(shè)置
4.5.2 仿真初始化
4.5.3設(shè)置斷點(diǎn)
4.5.4 運(yùn)行仿真
第5章 原理圖符號(hào)設(shè)計(jì)FPGA項(xiàng)目
5.1 創(chuàng)建FPGA項(xiàng)目
5.2 為項(xiàng)目添加原理圖文件
5.3 加載元件庫(kù)
5.4 放置元件
5.5 放置輸入／輸出端口
5.6 移動(dòng)元件及布局
5.7 放置導(dǎo)線(xiàn)
5.8 編輯原理圖符號(hào)的管腳屬性
5.9 放置總線(xiàn)（Bus）與總線(xiàn)入口（Bus Entry）
5.9.1 放置總線(xiàn)（Bus）
5.9.2 設(shè)置總線(xiàn)屬性
5.9.3 放置總線(xiàn)入口
5.9.4 設(shè)置總線(xiàn)入口屬性
5.10 放置網(wǎng)絡(luò)標(biāo)號(hào)（Net Label）與設(shè)置網(wǎng)絡(luò)標(biāo)號(hào)屬性
5.10.1 放置網(wǎng)絡(luò)標(biāo)號(hào)
5.10.2 設(shè)置網(wǎng)絡(luò)標(biāo)號(hào)屬性
5.11 自動(dòng)標(biāo)識(shí)元件
5.12 創(chuàng)建項(xiàng)目的VHDL文件
5.13 創(chuàng)建項(xiàng)目測(cè)試平臺(tái)
5.14 項(xiàng)目仿真
第6章 Altlum Designor FPGA設(shè)計(jì)資源
6.1 算術(shù)函數(shù)（Arithmetic Function）
6.1.1 算術(shù)函數(shù)命名規(guī)則
6.1.2 瀏覽算術(shù)函數(shù)元件
6.2 緩沖器（Buffer）
6.3 總線(xiàn)接口（Bus Joiner）
6.3.1 總線(xiàn)接口命名規(guī)則
6.3.2 總線(xiàn)接口的功能
6.4 時(shí)鐘信號(hào)分頻器（Clock Divider）
6.5 數(shù)字時(shí)鐘管理器（Clock Manager）
6.6 比較器（Comparator）
6.7 計(jì)數(shù)器（Counter）
6.8 處理器內(nèi)核（PTocessor core）
6.9 NanoBoard連接端口
6.10 設(shè)計(jì)實(shí)例
第7章 管腳約束文件和配置
7.1 創(chuàng)建約束文件
7.2 約束文件的語(yǔ)法結(jié)構(gòu)
7.2.1 語(yǔ)法結(jié)構(gòu)
7.2.2 常用標(biāo)識(shí)符簡(jiǎn)介
7.2.3 約束文件實(shí)例
7.3 編輯新的約束文件
7.3.1 指定器件約束
7.3.2 指定端口約束
7.3.3 指定端口管腳
7.4 自動(dòng)導(dǎo)入項(xiàng)目的端口約束
7.5 導(dǎo)入FPGA管腳約束文件
7.6 信號(hào)約束
7.7 FPGA的管腳配置
7.7.1 為項(xiàng)目添加已有的約束文件
7.7.2 建立項(xiàng)目的管腳配置
第8章 NanoBoard—NB1開(kāi)發(fā)器
8.1 NanoBoard開(kāi)發(fā)器簡(jiǎn)介
8.1.1 NanoBoard-NB1簡(jiǎn)介
8.1.2 Desktop NanoBoard
8.2 NanoBoard—NB1開(kāi)發(fā)器標(biāo)準(zhǔn)配置
8.3 NanoBoard—NB1開(kāi)發(fā)器主要接口
8.4 升級(jí)NanoBoards—NBl驅(qū)動(dòng)軟件
8.5 獨(dú)立配置
8.6 NanoBoards—NB1開(kāi)發(fā)器測(cè)試
8.6.1 NanoBoard RAM測(cè)試
8.6.2 Altium Designer控制NanoBoards—NB1的方法
8.6.3 NanoBoards—NB1主要功能測(cè)試
8.7 子板
第9章 FPGA綜合布線(xiàn)設(shè)計(jì)實(shí)例
9.1 打開(kāi)項(xiàng)目
9.2 創(chuàng)建約束文件
9.2.1 為項(xiàng)目添加約束文件
9.2.2 選擇FPGA芯片
9.2.3 添加端口約束
9.2.4 添加信號(hào)約束
9.3 添加管腳配置
9.4 項(xiàng)目結(jié)構(gòu)文件
9.5 編譯和綜合
9.5.1 啟動(dòng)LiveDesign設(shè)計(jì)環(huán)境
9.5.2 設(shè)定硬件芯片
9.5.3 第三方開(kāi)發(fā)工具的掛接
9.5.4 編譯項(xiàng)目進(jìn)程（Compile）
9.5.5 項(xiàng)目綜合進(jìn)程（Synthesize）
9.6 布局布線(xiàn)進(jìn)程（Build）
9.6.1 轉(zhuǎn)換設(shè)計(jì)【Translate Design】
9.6.2 映射【Map Design Tb FPGA】
9.6.3 布局與布線(xiàn)【Place and Route】
9.6.4 時(shí)序分析【Timing Analysis】
9.6.5 創(chuàng)建Bit文件【Make Bit File】
9.7 下載Bit文件
第10章 嵌入式系統(tǒng)設(shè)計(jì)
10.1 嵌入式系統(tǒng)簡(jiǎn)介
10.1.1 嵌入式系統(tǒng)的定義
10.1.2 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)簡(jiǎn)介
10.1.3 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)步驟
10.1.4 Altium Designer嵌入式系統(tǒng)設(shè)計(jì)基本知識(shí)
10.2 創(chuàng)建一個(gè)新的FPGA項(xiàng)目
10.3 繪制原理圖
10.3.1 檢索元件及添加元件庫(kù)
10.3.2 放置元件
10.3.3 放置導(dǎo)線(xiàn)、總線(xiàn)和總線(xiàn)連接器
10.3.4 放置電源端口
10.3.5 元件自動(dòng)標(biāo)識(shí)
10.3.6 放置忽略ERC檢查指示符
10.4 創(chuàng)建嵌入式軟件項(xiàng)目
10.4.1 創(chuàng)建嵌入式軟件項(xiàng)目
10.4.2 編寫(xiě)c語(yǔ)言程序
10.5 設(shè)置嵌入式軟件項(xiàng)目選項(xiàng)參數(shù)
10.6 設(shè)置項(xiàng)目間的關(guān)聯(lián)屬性
10.6.1 設(shè)置處理器屬性
10.6.2 建立項(xiàng)目關(guān)聯(lián)體系
10.7 為項(xiàng)目添加配置
10.8 編譯項(xiàng)目產(chǎn)生的文件簡(jiǎn)介
10.9 下載驗(yàn)證設(shè)計(jì)
第11章 設(shè)備控制器和虛擬儀器
11.1 NanoBoard控制器（NanoBoard Controller）
11.1.1 開(kāi)發(fā)器時(shí)鐘頻率設(shè)置
11.1.2 子板引導(dǎo)程序操作
11.1.3 調(diào)用開(kāi)發(fā)器閃存的方法
11.2 硬件設(shè)備控制器（Hard：Devices）
11.3 頻率發(fā)生器（CLKGEN）
11.3.1 原理圖中放置CLKGEN
11.3.2 頻率發(fā)生器控制器
11.4 頻率計(jì)數(shù)器（FRQCNT2）
11.4.1 原理圖中放置FRQCNT2
11.4.2 頻率計(jì)數(shù)器控制器
11.5 數(shù)字I／O模塊IOB_X
11.5.1 原理圖中放置IOB_X
11.5.2 數(shù)字I／O模塊控制器
11.6 邏輯分析儀LAX_X
11.6.1 原理圖中放置LAN_X
11.6.2 邏輯分析儀控制器