Xilinx ISE Design Suite 10.x FPGA開(kāi)發(fā)指南：DSP、嵌入式與高速傳輸篇

第1章　DSP設(shè)計(jì)工具System Generator　
1.1　System Generator概述　
1.1.1　System Generator的主要用途　
1.1.2　System Generator 10.1的安裝與主要特征　
1.1.3　System Generator入門(mén)介紹　
1.2　利用System Generator進(jìn)行DSP設(shè)計(jì)　
1.2.1　System Generator的FPGA開(kāi)發(fā)流程　
1.2.2　系統(tǒng)級(jí)建模詳解　
1.2.3　Sysgen導(dǎo)入另一工程　
1.2.4　可配置子系統(tǒng)的使用　
1.2.5　多時(shí)鐘模塊的Sysgen設(shè)計(jì)　
1.2.6　Sysgen中特殊模塊的使用說(shuō)明　
1.2.7　高性能FPGA設(shè)計(jì)的注意事項(xiàng)　
1.3　軟硬件協(xié)同設(shè)計(jì)　
1.3.1　3種實(shí)現(xiàn)方法概述　
1.3.2　EDK設(shè)計(jì)中基本概念　
1.3.3　如何使用EDK Processor模塊　
1.3.4　嵌入式設(shè)計(jì)樣例
1.4　硬件協(xié)同仿真　
1.4.1　硬件協(xié)同仿真平臺(tái)的安裝　
1.4.2　硬件協(xié)同仿真的基本操作　
1.4.3　以太網(wǎng)協(xié)同仿真接口的配置　
1.4.4　共享存儲(chǔ)器　
1.4.5　基于幀結(jié)構(gòu)的矢量傳輸　
1.4.6　實(shí)時(shí)信號(hào)處理　
1.5　HDL模塊的導(dǎo)入
1.5.1　可綜合的HDL代碼要求　
1.5.2　Configuration Wizard的配置　
1.5.3　可配置M文件　
1.5.4　HDL協(xié)同仿真　
1.5.5　HDL模塊導(dǎo)入樣例　
1.6　本章小節(jié)
第2章　AccelDSP綜合工具　
2.1　AccelDSP概述　
2.1.1　AccelDSP的安裝及參數(shù)設(shè)置　
2.1.2　AccelDSP 10.1新特性　
2.2　可綜合M文件編程規(guī)范　
2.2.1　M文件整體設(shè)計(jì)架構(gòu)　
2.2.2　數(shù)據(jù)類(lèi)型簡(jiǎn)介　
2.2.3　基本操作符介紹　
2.3　使用AccelDSP進(jìn)行系統(tǒng)設(shè)計(jì)　
2.3.1　AccelDSP的ISE設(shè)計(jì)流程　
2.3.2　創(chuàng)建一個(gè)工程　
2.3.3　定點(diǎn)模型詳解
2.3.4　優(yōu)化硬件架構(gòu)　
2.3.5　硬件接口協(xié)議　
2.3.6　FIR濾波器樣例　
2.4　AccelWare應(yīng)用介紹　
2.4.1　AccelWare基本用法　
2.4.2　AccelWare庫(kù)　
2.5　本章小節(jié)　
第3章　數(shù)字信號(hào)處理系統(tǒng)開(kāi)發(fā)實(shí)例　
3.1　實(shí)例介紹　
3.1.1　中頻信號(hào)處理單元結(jié)構(gòu)　
3.1.2　系統(tǒng)設(shè)計(jì)要求　
3.2　System Generator實(shí)現(xiàn)　
3.2.1　設(shè)計(jì)方案　
3.2.2　工程模塊介紹　
3.2.3　實(shí)例仿真驗(yàn)證　
3.3　AccelDSP實(shí)現(xiàn)　
3.3.1　設(shè)計(jì)方案　
3.3.2　AccelDSP實(shí)現(xiàn)詳解　
3.3.3　實(shí)例仿真驗(yàn)證　
3.4　本章小節(jié)　
第4章　基于FPGA的可編程嵌入式開(kāi)發(fā)技術(shù)　
4.1　可配置嵌入式系統(tǒng)(EDK)介紹　
4.1.1　基于FPGA的可編程嵌入式開(kāi)發(fā)系統(tǒng)　
4.1.2　Xilinx公司的解決方案　
4.1.3　EDK 10.1特征小結(jié)　
4.2　Xilinx嵌入式開(kāi)發(fā)系統(tǒng)組成介紹　
4.2.1　片內(nèi)微處理器軟核MicroBlaze　
4.2.2　片內(nèi)微處理器PowerPC
4.2.3　常用總線(xiàn)結(jié)構(gòu)　
4.2.4　IP核以及設(shè)備驅(qū)動(dòng)　
4.2.5　系統(tǒng)設(shè)計(jì)方案　
4.3　EDK軟件基本介紹　
4.3.1　EDK的介紹與安裝　
4.3.2　EDK設(shè)計(jì)的實(shí)現(xiàn)流程　
4.3.3　EDK的文件管理架構(gòu)　
4.4　XPS軟件的基本操作
4.4.1　XPS的啟動(dòng)　
4.4.2　利用BSB創(chuàng)建新工程　
4.4.3　XPS的用戶(hù)界面　
4.4.4　XPS的目錄結(jié)構(gòu)與硬件平臺(tái)　
4.4.5　在XPS中加入IP Core　
4.4.6　在XPS中定制用戶(hù)設(shè)備的IP　
4.4.7　IP外設(shè)的API函數(shù)查閱和使用方法　
4.5　XPS軟件的高級(jí)操作
4.5.1　XPS的軟件輸入　
4.5.2　XPS中的設(shè)計(jì)仿真　
4.5.3　將EDK設(shè)計(jì)作為ISE設(shè)計(jì)的子系統(tǒng)　
4.5.4　XPS工程的實(shí)現(xiàn)和下載　
4.5.5　在線(xiàn)調(diào)試工具　
4.5.6　XPS中ChipScope的使用　
4.6　SDK軟件的操作說(shuō)明　
4.6.1　SDK的用戶(hù)界面　
4.6.2　SDK的基本操作　
4.6.3　SDK的調(diào)試與運(yùn)行操作　
4.7　嵌入式操作系統(tǒng)Xilkernel　
4.7.1　嵌入式操作系統(tǒng)的基本知識(shí)　
4.7.2　Xilkernel操作系統(tǒng)　
4.7.3　可加載庫(kù)的說(shuō)明　
4.7.4　Xilkernel的開(kāi)發(fā)流程　
4.8　本章小結(jié)　
第5章　以太網(wǎng)接口的FPGA實(shí)現(xiàn)　
5.1　以太網(wǎng)技術(shù)基礎(chǔ)　
5.1.1　以太網(wǎng)技術(shù)簡(jiǎn)介　
5.1.2　TCP/IP　
5.1.3　因特網(wǎng)的結(jié)構(gòu)和路由　
5.1.4　因特網(wǎng)地址以及地址映射　
5.2　以太網(wǎng)接口的硬件設(shè)計(jì)方案　
5.2.1　整體實(shí)施方案　
5.2.2　硬件接口描述　
5.3　以太網(wǎng)接口的MicroBlaze實(shí)現(xiàn)　
5.3.1　DM9000的軟、硬件驅(qū)動(dòng)　
5.3.2　基于MicroBlaze完成以太網(wǎng)接口的開(kāi)發(fā)　
5.4　本章小結(jié)　
第6章　基于FPGA的高速數(shù)據(jù)連接技術(shù)　
6.1　高速數(shù)據(jù)連接功能簡(jiǎn)介　
6.1.1　高速數(shù)據(jù)傳輸?shù)谋尘啊?br /> 6.1.2　Xilinx公司高速連接功能的解決方案　
6.2　實(shí)現(xiàn)吉比特高速串行I/O的相關(guān)技術(shù)　
6.2.1　吉比特高速串行I/O的特點(diǎn)和應(yīng)用　
6.2.2　吉比特高速串行I/O系統(tǒng)的組成　
6.2.3　吉比特高速串行I/O的設(shè)計(jì)要點(diǎn)　
6.3　Rocket I/O高速串行組件
6.3.1　Rocket I/O技術(shù)簡(jiǎn)介　
6.3.2　Aurora協(xié)議　
6.3.3　Virtex 2 Pro系列Rocket I/O硬核模塊　
6.3.4　Virtex 5系列Rocket I/O GTP硬核模塊　
6.4　本章小結(jié)　
第7章　Rocket I/O的開(kāi)發(fā)實(shí)例　
7.1　Rocket I/O GTP入門(mén)操作實(shí)例　
7.2　PCI Express端點(diǎn)接口設(shè)計(jì)　
7.2.1　PCI Express技術(shù)綜述　
7.2.2　Xilinx PCI Express端點(diǎn)模塊　
7.2.3　PCI Express端點(diǎn)接口示例解讀　
7.3　本章小結(jié)　
參考文獻(xiàn)