Verilog HDL入門(mén)（第3版）

定　價(jià)：￥39.00

作　者：	（美）巴斯克著，夏宇聞，甘偉譯
出版社：	北京航空航天大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787811242485	出版時(shí)間：	2008-09-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	327	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《Verilog HDL入門(mén)（第3版）》從語(yǔ)言特點(diǎn)和建模應(yīng)用兩個(gè)方面出發(fā)，對(duì)Verilog語(yǔ)言的基本概念進(jìn)行了全面深入的講解，為每一種語(yǔ)言結(jié)構(gòu)提供了大量的例子，并且舉例說(shuō)明了如何使用多種語(yǔ)言結(jié)構(gòu)來(lái)構(gòu)造硬件模型。本書(shū)對(duì)VerilogHDL語(yǔ)言支持的多種建模風(fēng)格進(jìn)行了詳細(xì)的描述。本書(shū)還講解了如何用同一種Verilog語(yǔ)言描述激勵(lì)和控制，包括響應(yīng)的監(jiān)視和驗(yàn)證。許多語(yǔ)法結(jié)構(gòu)都采用便于閱讀的形式呈現(xiàn)給讀者。這樣做的目的是便于理解語(yǔ)言結(jié)構(gòu)。Verilog語(yǔ)言的完整語(yǔ)法結(jié)構(gòu)放在附錄中供讀者參考。

作者簡(jiǎn)介

　　J．Bhasker博士是朗訊科技公司貝爾實(shí)驗(yàn)室設(shè)計(jì)自動(dòng)化組的一位杰出成員，是貝爾實(shí)驗(yàn)室VHDL課程的開(kāi)發(fā)者，是硬件描述語(yǔ)言及其綜合領(lǐng)域公認(rèn)的權(quán)威，已經(jīng)出版了3本關(guān)于VHDL語(yǔ)言的書(shū)。

圖書(shū)目錄

第1章簡(jiǎn)介
1.1 什么是Verilog HDL？
1.2 歷史
1.3 主要能力
1.4 練習(xí)題
第2章入門(mén)指南
2.1 模塊
2.2 延遲
2.3 數(shù)據(jù)流風(fēng)格的描述
2.4 行為風(fēng)格的描述
2.5 結(jié)構(gòu)風(fēng)格的描述
2.6 混合設(shè)計(jì)風(fēng)格的描述
2.7 設(shè)計(jì)的仿真
2.8 練習(xí)題
第3章 Verilog語(yǔ)言要素
　3.1　標(biāo)識(shí)符
　3.2　注釋
　3.3　格式
　3.4　系統(tǒng)任務(wù)和系統(tǒng)函數(shù)
　3.5　編譯器指令　
　3.6　值集合
　3.7　數(shù)據(jù)類(lèi)型
　3.8　參數(shù)
　3.9　練習(xí)題
第4章表達(dá)式
　4.1　操作數(shù)
　4.2　操作符
　4.3　表達(dá)式的類(lèi)型
　4.4　練習(xí)題
第5章門(mén)級(jí)建模
　5.1　內(nèi)建基元（原語(yǔ)）門(mén)
　5.2　多輸入門(mén)
　5.3　多輸出門(mén)
　5.4　三態(tài)門(mén)
　5.5　上拉門(mén)和下拉門(mén)（電阻）
　5.6　MOS開(kāi)關(guān)
　5.7　雙向開(kāi)關(guān)
　5.8　門(mén)延遲
　5.9　實(shí)例數(shù)組
　5.10　隱含的線(xiàn)網(wǎng)
　5.11　一個(gè)簡(jiǎn)單的示例
　5.12　2-4編碼器舉例
　5.13　主/從觸發(fā)器舉例
　5.14　奇偶校驗(yàn)電路
　5.15　練習(xí)題
第6章用戶(hù)定義的原語(yǔ)（基元UDP）
第7章數(shù)據(jù)流建模
第8章行為級(jí)建模
第9章結(jié)構(gòu)建模
第10章其他論題
第11章驗(yàn)證
第12章建模示例
附錄A 語(yǔ)法參考資料
參考文獻(xiàn)
索引