數(shù)字邏輯與計算機設(shè)計導(dǎo)論

第1章 緒論
　1.1 邏輯設(shè)計
　1.2 數(shù)制概述
　　1.2.1 十六進制數(shù)
　　1.2.2 二進制加法
　　1.2.3 帶符號數(shù)
　　1.2.4 二進制減法
　　1.2.5 小數(shù)、帶分數(shù)及浮點表示法
　　1.2.6 二進制編碼十進制數(shù)（BCD）
　　1.2.7 其他碼
　1.3 例題
　1.4 習(xí)題
　1.5 第1章測試（50分鐘）
第Ⅰ部分 邏輯設(shè)計
　第2章 組合系統(tǒng)
　　2.1 組合系統(tǒng)的設(shè)計步驟
　　　2.1.1 無關(guān)狀態(tài)
　　　2.1.2 真值表的形成
　　2.2 開關(guān)代數(shù)
　　　2.2.1 開關(guān)代數(shù)的定義
　　　2.2.2 開關(guān)代數(shù)的基本性質(zhì)
　　　2.2.3 代數(shù)式的處理
　　2.3 用與、或、非門實現(xiàn)的邏輯電路
　　2.4 反變量
　　2.5 根據(jù)真值表得到代數(shù)表達式
　　2.6 與非、或非及異或門
　　2.7 代數(shù)表達式的化簡
　　2.8 代數(shù)式的處理及用與非門的實現(xiàn)
　　2.9 例題
　　2.10 習(xí)題
　　2.11 第2章測試（100分鐘；或分為兩次，每次50分鐘）
　第3章 卡諾圖
　　3.1 卡諾圖簡介
　　3.2 使用卡諾圖得到最簡乘積項表達式
　　3.3 無關(guān)項
　　3.4 和的積（POS）
　　3.5 五變量卡諾圖
　　3.6 多輸出問題
　　3.7 例題
　　3.8 習(xí)題
　　3.9 第3章測試（100分鐘；或分為兩次，每次50分鐘）
　第4章 組合系統(tǒng)設(shè)計
　　4.1 迭代系統(tǒng)
　　　4.1.1 組合邏輯電路中的延時
　　　4.1.2 加法器
　　　4.1.3 減法器及加/減法器
　　　4.1.4 比較器
　　4.2 二進制譯碼器
　　4.3 編碼器及優(yōu)先編碼器
　　4.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
　　4.5 三態(tài)門
　　4.6 門陣列——ROM、PLA及PAL
　　　4.6.1 只讀存儲器的應(yīng)用
　　　4.6.2 可編程邏輯陣列的應(yīng)用
　　4.6.3 可編程陣列邏輯的應(yīng)用
　　4.7 組合系統(tǒng)的測試與仿真
　　4.8 大系統(tǒng)設(shè)計示例
　　　4.8.1 一位十進制加法器
　　　4.8.2 七段數(shù)碼顯示驅(qū)動器
　　4.9 例題
　　4.10 習(xí)題
　　4.11 第4章測試（100分鐘）
　第5章 時序系統(tǒng)分析
　第6章 時序系統(tǒng)設(shè)計
　第7章 大型時序問題的解決
第Ⅱ部分 計算機設(shè)計
　第8章 計算機結(jié)構(gòu)
　第9章 計算機設(shè)計基礎(chǔ)
　第10章 中央處理器的設(shè)計
　第11章 除中央處理器外其他部分的設(shè)計
附錄A MODEL控制器設(shè)計概要
附錄B 部分習(xí)題答案
附錄C 章節(jié)測試答案